UVM для FPGA (часть 4): стандарт IEEE 1800.2 - изменения UVM
Докладчик: Srinivasan Venkataramanan, Entrepreneur and Head of VerifWorks
Четверг, 7 октября 2021
3:00 PM – 4:00 PM CEST (16:00 - 17:00 Мск)
Описание:
Начиная с первого релиза Accellera 1.0a, UVM эволюционировала в заметные версии UVM 1.1 и UVM 1.2. Как и многие другие популярные стандарты, возникло желание стандартизации UVM, что и произошло в IEEE в 2017 году. Что интересно, UVM - это первая из стандартизованных методологий верификации, и ее текущая версия - IEEE 1800.2-2020.
UVM - это наиболее адаптированный промышленный стандарт в мире полупроводникового дизайна. После десятилетий использования "лучших практик" Best Known Methods (BKMs), UVM приносит эффективность в каждую команду разработчиков за довольно короткий период времени. В этом вебинаре мы пройдем по шагам эволюции UVM за десятилетие в Accellera и затем в IEEE после 2017 года. Некоторые изменения несовместимы с более ранними версиями, и на это важно обратить внимание.
Язык вебинара - английский.
Программа:
- Эволюция UVM
- Анатомия типичного рабочего стенда UVM testbench
- UVM Policy class
- UVM copier
- UVM comparer
- UVM printer
- UVM factory changes
- UVM component updates
- UVM Reg unlock feature
- Изучение кейса – портирование верификационного ядра VIP в IEEE 1800.2
- Знакомство с решением Aldec для верификации RTL-кода
- Живая демонстрация
- Заключение
- Q&A
