Повышение производительности систем на базе FPGA за счёт оптимизации архитектуры памяти - 28 Января 2021 - FPGA-Systems

Повышение производительности систем на базе FPGA за счёт оптимизации архитектуры памяти

вебинар, mosys, память

Автор: KeisN13

Дата: 28.01.2021 13:28

Категория:Вебинар

268

0

Компания MoSyS, предлагающая решения по внешней памяти, проводит вебинар, на котором вы узнаете как архитектура и организация памяти разрабатываемой системы на базе ПЛИС, , влияет на пропускную способность системы, производительность, затраты и время проектирования.

На этом вебинаре мы рассмотрим ключевые концепции, касающиеся:

  • Повышения производительности ПЛИС за счет оптимизации архитектуры памяти
  • Нюансы в производительности памяти
  • Недостатки памяти: HBM,DDR, SyncSRAM and SRAM
  • Компоновка платы и целостность сигнала
  • Как память решения MoSys могут повысить производительность, освободить место на плате и сократить время проектирования и стоимость системы.

Вебинар состоится : 3 февраля 2021
Время : 9:00 am PST | 12:00 pm EST | 6:00 pm CET
Ссылка на регистрацию

Сайт компании MoSyS

Всего комментариев : 0
avatar

Рекомендуем ознакомиться

Обновление: Sigasi 4.7

Подробнее

Руководство

Руководство: Цикл статей по сборке PetaLinux для СнК Xilinx Zynq

Подробнее

Руководство

Новое руководство по глубокому обучению с Xilinx DNNDK

Подробнее
Universal Verification Methodology (UVM)

Руководство

Вебинар: Руководство по программированию UVM: советы и хитрости о которых вы могли и не догадываться

Подробнее

Новая отладка Xilinx VCU1525 на Virtex UltaScale+

Подробнее

Последние статьи нашего сообщества

Xilinx FPGA

ZYNQ HW: EBAZ4205: часть 2

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: Часть 1

Подробнее

SystemVerilog

UVM тест таблицы sin/cos

Подробнее

Познавательное

FPGA или микроконтроллер: что же выбрать?

Подробнее

Познавательное

Обзор научных работ, связанных с FPGA

Подробнее

Аналитика и обзоры

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Подробнее

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее

High Level Synthesis

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Подробнее

High Level Synthesis

Сможет ли HLS код побить HDL по производительности?

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится 25-02-2021)

Быстрый старт с симулятором ПЛИС Riviera-PRO. Часть 1 - Ввод проекта и моделирование

Подробнее

Вебинар (состоится 24-02-2021)

Вебинар PLC2: Машинное зрение в реальном времени с низким потреблением и системы с искусственным интеллектом

Подробнее

Вебинар (состоится 17-02-2021)

Воркшоп Libero SoC Flash-FPGA

Подробнее

Вебинар (состоится )

Вебинар: все что нужно знать о массивах в SystemVerilog

Подробнее

Вебинар (состоится on-demand)

Три вебинара по Intel Agilex FPGA

Подробнее

Вебинар (состоится 03-02-2021)

Повышение производительности систем на базе FPGA за счёт оптимизации архитектуры памяти

Подробнее

Вебинар (состоится 29-01-2021)

Xilinx Versal ACAP - от ПЛИС к платформе

Подробнее

Мероприятия (состоится 20-01-2021)

Intel FPGA Technology Day EMEA

Подробнее

Мероприятия (состоится )

QuickSilicon зимний хакатон

Подробнее

Вебинар (состоится 14-01-2021)

Microchip PolarFire® SoC FPGA - часть 4

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку