Реконфигурируемость по Принстонски - 12 Апреля 2021 - FPGA-Systems

Реконфигурируемость по Принстонски

Open source, FPGA, prga

Автор: KeisN13

Дата: 12.04.2021 10:16

Категория:Новинки

280

0

На просторах интернета чего только не встретишь. Как Вам идея делать свои собственные FPGA? Вот и ребята из проекта Princeton Reconfigurable Gate Array тоже задались этим вопросом и выкатили решение.

Создайте свой собственный чип FPGA или встроенный IP для  FPGA с помощью Python и наслаждайтесь маршрутом проектирования полностью опенсорсных САПР с возможностью автоматической генерации необходимых файлов специально для вашей собственной FPGA

  • Интуитивный Python API
  • Генерация фалов шаблонов
  • Опенсорс среды разработки
  • Создание пользовательской архитектуры
  • Дружественный ASIC RTL
  • Инкрементальная верификация

Ознакомиться подробнее с проектом  PRGA  можно по ссылке

Всего комментариев : 0
avatar

Рекомендуем ознакомиться

Вебинар

Запись вебинара: From Simulink to High-Quality RTL using High-Level Synthesis — The Design Methodology

Подробнее

Вакансия: Ведущий разработчик ПЛИС, Москва, компания IRQ, до 240.000 рублей (net)

Подробнее

Руководство

Новое руководство: Визуальная отладка OpenCV приложений для Zynq US+ в Xilinx SDK

Подробнее

Вебинар

Вебинар: Создание кастомного контроллера в среде Vivado.

Подробнее

Анонс: Адам Тейлор и Клайв Максфилд

Подробнее

Последние статьи нашего сообщества

Познавательное

Что нового в VHDL 2019?

Подробнее

Познавательное

Введение в EDA Playground

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: часть 2

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: Часть 1

Подробнее

Познавательное

FPGA или микроконтроллер: что же выбрать?

Подробнее

Познавательное

Обзор научных работ, связанных с FPGA

Подробнее

Аналитика и обзоры

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Подробнее

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее

High Level Synthesis

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится 20 и 26 / 05 / 2021)

Проектирование RTL на Haskell/Clash

Подробнее

Мероприятия (состоится )

Конференция «Теоретические и прикладные аспекты разработки устройств на микроконтроллерах и ПЛИС»

Подробнее

Вебинар (состоится )

Выложены материалы вебинара по развертыванию сверточных нейронных сетей на основе ПЛИС Microchip

Подробнее

Вебинар (состоится )

SoM-модули Trenz Electronic для проектирования и производства устройств на ПЛИС Xilinx. Вебинар

Подробнее

Вебинар (состоится )

Вебинар о построении сверточных нейронных сетей на основе ПЛИС Microchip

Подробнее

Вебинар (состоится )

Захват огромного потока данных в FPGA

Подробнее

Мероприятия (состоится )

oneAPI Саммит 2021

Подробнее

Вебинар (состоится )

Ускорение процесса проектирования печатных плат с использованием ПЛИС

Подробнее

Вебинар (состоится 25-03-2021)

Увеличение продуктивности верификации RTL кода в Matlab и Simulink

Подробнее

Вебинар (состоится )

Вебинар по формальной верификации регистров ввода/вывода

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку