12:54
Вебинар: Новые особенности библиотеки верификации UVVM

Верификация один из самых ответственных и трудоёмких этапов разработки на ПЛИС. Однако, затрачиваемые на неё усилия могут быть значительно ниже при правильно разработанном тестовом окружении testbench. UVVM - Universal VHDL Verification Methodology - один из инструментов, помогающих построить корректное тестовое окружение на языке VHDL. Порог освоения UVVM достаточно прост даже для начинающих разработчиков FPGA.

Для организации "мощных" тестбенчей в библиотеке предусмотрены стандартизированные компоненты верификации, высокоуровневые программные команды и другие функции, позволяющие обрабатывать сложные сценарии верификации структурированным и понятным образом. UVVM является библиотекой с открытым исходным кодом и содержит базовые инструменты организации тестовых покрытий с применением функциональной модели шин (BFM - Bus Functional Model) для UART, SPI, AXI-Lite, AXI Stream, Avalon MM, Avalon Stream, I2C, GPIO, SBI, GMII.

Библиотека UVVM была значительно улучшена благодаря работе Европейского космического агентства. Наиболее важные из обновлений это активные таймеры, внедрение ошибок, мониторы, покрытия.

В первой части вебинара мы пробежимся по основам UVVM Utility Library, BFM и VVC (VHDL Verification Component), а затем обсудим новые возможности и обсудим каким образом эти нововведения помогут разработчикам при организации тестовых покрытий.

Вебинар состоится 2 Апреля 2020

Время проведения 3:00 PM – 4:00 PM CET

Подробности и ссылка на регистрацию

Просмотров: 304 | Добавил: KeisN13 | Теги: верификация, тестбенч, bfm, VHDL, uvvm | Рейтинг: 0.0/0
Всего комментариев : 0
avatar