19:41
Вебинар: синтезирумые конструкции языка SystemVerilog
Портал Doulos проводит вебинар, посвященный разработке синтезируемых RTL моделей, описанных на языке SystemVerilog.

На вебинаре будет продемонстрировано использование конструкций SystemVerilog, таких как: always, priority, unique, wild equality, case inside, inside operator и streaming operator, для написания компактных RTL моделей.

Дата проведения вебинара: 20 декабря 2019г.

Ссылка на регистрацию
Просмотров: 297 | Добавил: Amurak | Теги: вебинар, systemverilog, doulos | Рейтинг: 0.0/0
Всего комментариев : 0
avatar