Xilinx Versal ACAP - от ПЛИС к платформе - 20 Января 2021 - FPGA-Systems

Xilinx Versal ACAP - от ПЛИС к платформе

Xilinx, plc2, ACAP, вебинар

Автор: KeisN13

Дата: 20.01.2021 13:02

Категория:Вебинар

269

0

С семейством Versal ACAP Xilinx вводит совершенно новую архитектуру, позволяющую эффективно использовать широкий спектр гетерогенных вычислительных ресурсов.

Этот вебинар посвящен основным концепциям семейства и знакомит с вычислительными механизмами, APU (Arm A72) и RPU. Как эволюция к MPSoC, семейство Versal демонстрирует аппаратную платформу, которая позволяет привязывать дополнительные вычислительные ресурсы (ускорители) к этим процессорам с предсказуемой производительностью. Знание и понимание  архитектуры используется для создания платформы в Vivado. Также на вебинаре дается краткий обзор разработки ускорителя с помощью Vitis.

Регистрация:
Зарегистрируйтесь на этот вебинар бесплатно по ссылке.

Дата проведения:
29 января 2021 6:00 PM - 7:00 PM MSK
Если дата вас не устраивает, у вас все равно есть возможность посмотреть этот вебинар. Вебинар будет записан и доступен "по запросу".

Прямой эфир:
Во время вебинара у вас будет время задать вопросы.

Язык:
Вебинар пройдёт на английском языке.

Всего комментариев : 0
avatar

Рекомендуем ознакомиться

Xilinx FPGA Playground

Подробнее

Повышение производительности разработки с Vivado и SystemVerilog

Подробнее

Новостной дайджест событий из мира ПЛИС (FPGA): Март 2020

Подробнее
Microchip Smartdebug Event

Вебинар

Вебинар: Уменьшение времени отладки FPGA проектов с помощью SmartDebug Tool от Microchip

Подробнее

Это Интересно: Как устроена первая ПЛИС в мире

Подробнее

Последние статьи нашего сообщества

Xilinx FPGA

ZYNQ HW: EBAZ4205: часть 2

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: Часть 1

Подробнее

SystemVerilog

UVM тест таблицы sin/cos

Подробнее

Познавательное

FPGA или микроконтроллер: что же выбрать?

Подробнее

Познавательное

Обзор научных работ, связанных с FPGA

Подробнее

Аналитика и обзоры

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Подробнее

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее

High Level Synthesis

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Подробнее

High Level Synthesis

Сможет ли HLS код побить HDL по производительности?

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится 25-02-2021)

Быстрый старт с симулятором ПЛИС Riviera-PRO. Часть 1 - Ввод проекта и моделирование

Подробнее

Вебинар (состоится 24-02-2021)

Вебинар PLC2: Машинное зрение в реальном времени с низким потреблением и системы с искусственным интеллектом

Подробнее

Вебинар (состоится 17-02-2021)

Воркшоп Libero SoC Flash-FPGA

Подробнее

Вебинар (состоится )

Вебинар: все что нужно знать о массивах в SystemVerilog

Подробнее

Вебинар (состоится on-demand)

Три вебинара по Intel Agilex FPGA

Подробнее

Вебинар (состоится 03-02-2021)

Повышение производительности систем на базе FPGA за счёт оптимизации архитектуры памяти

Подробнее

Вебинар (состоится 29-01-2021)

Xilinx Versal ACAP - от ПЛИС к платформе

Подробнее

Мероприятия (состоится 20-01-2021)

Intel FPGA Technology Day EMEA

Подробнее

Мероприятия (состоится )

QuickSilicon зимний хакатон

Подробнее

Вебинар (состоится 14-01-2021)

Microchip PolarFire® SoC FPGA - часть 4

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку