fpga-systems-magazine

Новое руководство от Адама Тейлора: высокопроизводительная обработка изображений на Genesys ZU 3EG

nikitatar
10.02.2020 09:30
997
0
0.0
Реализация конвейера обработки изображений на Genesys ZU 3EG с использованием новейших IP-ядер от Xilinx.
В этом проекте вы изучите создание, настройку и запуск чейнлайна обработки изображения с использованием PCAM и Display Port. В дальнейшем вы добавите высокоуровневые функции в проект для демонстрации возможностей  платы.
Ссылка на руководство
 
997
0
0.0

Всего комментариев : 0
avatar

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку

ePN