Aldec сокращает время на прототипирование ASIC
15.01.2019 12:04
1335
0
0.0
Aldec - пионер в смешанном моделировании на языках HDL и аппаратной проверке для разработки ASIC и проектов на FPGA, представила новый релиз HES-DVM™ - полностью автоматизированное окружение для проверки прототипов SoC и ASIC.
Подробнее
Подробнее
