Мега проект - 100 RISC-V ядер в FPGA - 15 Июля 2021 - FPGA-Systems
Начните статью со страницы мотивации

Мега проект - 100 RISC-V ядер в FPGA

riscv

Автор: KeisN13

Дата: 15.07.2021 13:02

Категория:Заметка

307

0

Отличный проект, в котором есть и безумие и практика. Ânderson Ignacio da Silva в своем блоге написал небольшой обзор того, как он сумел заимплементить сеть-кристалле из 100 объединённых RISC-V ядер. Как пишет сам Ânderson: 

Хотя это выглядит немного излишне, идея этого дизайна заключалась в том, чтобы проверить, будет ли мой RTL (сеть на кристалле) работать в реальной " ПЛИС”.  Несколько недель назад, во время моих летних каникул, я решил приложить к этому некоторые усилия, без какого-либо причудливого подхода, но с использованием хорошо известного ядра RV и моей самой большой ПЛИС. До этого момента единственным подтверждением того, что дизайн работал так, как должен был работать, были некоторые тесты на python, Ниже приведен отчёт моего короткого пути реализации этого проекта MPSoC.

Ознакомиться с проектом можно здесь

Всего комментариев : 0
avatar

Рекомендуем ознакомиться

Новая статья: Минимизация булевых функций на многомерных кубиках

Подробнее

Adam Taylor: Делаем контроллер мотора из Minized и VITIS

Подробнее

Вебинар

Вебинар: Обзор IP-ядра Partial Reconfiguration Controller от Xilinx.

Подробнее

Оптимизация проекта на HLS c помощью Analysis Perspective

Подробнее

Видео-тренинг: Введение в Hyper-Pipelining в Intel FPGA

Подробнее

Последние статьи нашего сообщества

Прочее

Быстрый старт: поднимаем PCIe (xdma)

Подробнее

Среды разработки

Применение System Generator для моделирования HDL-блоков на примере системы автоматической регулировки усиления

Подробнее

Верификация

UVM общие сведения и организация методологии

Подробнее

ЦОС

Реализация базовых компонентов ЦОС : Комплексный умножитель

Подробнее

Познавательное

Асинхронный и синхронный сброс: Методы проектирования - часть вторая (раздел 5)

Подробнее

Общее

Асинхронный и синхронный сброс: Методы проектирования - часть вторая (раздел 4)

Подробнее

Общее

Асинхронный и синхронный сброс: Методы проектирования - часть вторая (разделы 1, 2, 3)

Подробнее

Познавательное

Что нового в VHDL 2019?

Подробнее

Познавательное

Введение в EDA Playground

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Расписание бесплатных тренингов по Intel FPGA на август'21

Подробнее

Вебинар (состоится )

Глубокое обучение и ПЛИС: Широкое обсуждение компромиссов в области проектирования, бенчмарков и САПР

Подробнее

Вебинар (состоится 27 июля 2021)

Проверка эквивалентности для FPGA

Подробнее

Вебинар (состоится 26 июля 2021)

Intel FPGA как периферийный расширитель (вебинар, часть 1)

Подробнее

Вебинар (состоится )

Лето, море, ПЛИС

Подробнее

Мероприятия (состоится )

Виртуальная конференция Mi-V

Подробнее

Вебинар (состоится 21 и 22 июля 2021)

Техника проектирования на ПЛИС

Подробнее

Вебинар (состоится 21 июля 2021)

Экскурсия по легендарной серии отладок Zed

Подробнее

Вебинар (состоится )

Вебинары по верификации от Trias Mikroelektronik

Подробнее

Мероприятия (состоится )

LPCV - Хакатон по компьютерному зрению

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку