Новое руководство: Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS. Часть 1
29.08.2019 18:11
1089
0
0.0
Представляем Вам серию небольших руководств для тех, кто хочет сделать собственный IP-блок для FPGA (фирмы Xilinx) с помощью инструментов высокоуровнего синтеза HLS (High Level Synthesis). Ниже по порядку будут описаны основные шаги такой разработки. В качестве примера будет разработан простейший ШИМ с управлением по шине AXI4-Lite, который будет изменять яркость светодиода на отладочной плате MiniZed.
