fpga-systems-magazine

Новое руководство: Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS Часть 2

KeisN13
10.09.2019 18:12
1114
0
0.0
В разделе по HLS появилось новое руководство: Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS Часть 2

В этой части будут описаны основные шаги для создания блок дизайна (работа в IP Integrator) для разработанных ранее IP-блоков в среде Vivado HLS [1]. Интеграция будет производится для системы-на-кристалле ZYNQ-7000, а конкретно для Zynq установленного  на плате MiniZed [2, 3]. 
1114
0
0.0

Всего комментариев : 0
avatar

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку

ePN