fpga-systems-magazine

Новое руководство: Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS Часть 3

KeisN13
19.09.2019 13:15
1118
0
0.0
Опубликована заключительная третья  статья серии "Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS". 

В этой части будут показаны основные шаги необходимые для запуска и работы разработанной в прошлых частях системы [1, 2]. Будет показано, как можно использовать API, которое автоматически генерируется для IP-блоков с интерфейсом AXI4-Lite.

 
1118
0
0.0

Всего комментариев : 0
avatar

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку

ePN