Проектирование RTL на Haskell/Clash - 14 Мая 2021 - FPGA-Systems
Начните статью со страницы мотивации

Проектирование RTL на Haskell/Clash

Clash, haskell, вебинар

Автор: KeisN13

Дата: 14.05.2021 06:18

Категория:Вебинар

402

0

Clash (https://clash-lang.org/) - это методология проектирования цифровых схем на основе функционального языка программирования Haskell (https://haskell.org). Модель приложения и ее имплементация в виде схемы могут быть описаны на Clash. Поскольку реализация может быть получена из модели , оставаясь в рамках одного и того же языка на каждом этапе, Clash предлагает уникальную среду для проектирования, основанного на модели. Кроме того, Clash предлагает компилятор, который переводит полученные высокоуровневые описания схем в структурный (системный)Verilog и/или VHDL для конфигурации FPGA или для реализации ASIC.

Однако Clash не является ни HLS, ни так называемым поведенческим синтезом для Haskell: Clash переводит описания схем в их максимально параллельную реализацию и вводит только триггеры и другие типы последовательных элементов там, где их фактически написал разработчик. Таким образом, с Clash разработчик всегда полностью контролирует ситуацию. 

Вебинар состоится

Всего комментариев : 0
avatar

Рекомендуем ознакомиться

Руководство

Руководство: Проектирование в Vitis AI для Ultra 96

Подробнее

Новинки

Отладочный модуль SmartLynq+ для Versal ACAP от Xilinx

Подробнее

Руководство

Новое руководство: Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS. Часть 1

Подробнее

Повышение производительности разработки с Vivado и SystemVerilog

Подробнее

Анонсы XDF2018: ч.1 VERSAL

Подробнее

Последние статьи нашего сообщества

ЦОС

Реализация базовых компонентов ЦОС : Комплексный умножитель

Подробнее

Познавательное

Асинхронный и синхронный сброс: Методы проектирования - часть вторая (раздел 5)

Подробнее

Общее

Асинхронный и синхронный сброс: Методы проектирования - часть вторая (раздел 4)

Подробнее

Общее

Асинхронный и синхронный сброс: Методы проектирования - часть вторая (разделы 1, 2, 3)

Подробнее

Познавательное

Что нового в VHDL 2019?

Подробнее

Познавательное

Введение в EDA Playground

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: часть 2

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: Часть 1

Подробнее

SystemVerilog

UVM тест таблицы sin/cos

Подробнее

Познавательное

FPGA или микроконтроллер: что же выбрать?

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Вебинар: Kria – новый подход к проектированию встраиваемых систем на ПЛИС Xilinx

Подробнее

Вебинар (состоится )

Очередной вебинар от Doulos по основам UVM

Подробнее

Мероприятия (состоится )

Онлайн-конференция Cadence. Проектирование электроники. 8-9 июня

Подробнее

Вебинар (состоится 18 мая 2021)

Вебинар: Внедрение ИИ в EDGE устройства на FPGA Xilinx

Подробнее

Мероприятия (состоится )

Онлайн-конференция для инженеров по встраиваемым системам

Подробнее

Вебинар (состоится 20 и 26 / 05 / 2021)

Проектирование RTL на Haskell/Clash

Подробнее

Мероприятия (состоится )

Конференция «Теоретические и прикладные аспекты разработки устройств на микроконтроллерах и ПЛИС»

Подробнее

Вебинар (состоится )

Выложены материалы вебинара по развертыванию сверточных нейронных сетей на основе ПЛИС Microchip

Подробнее

Вебинар (состоится )

SoM-модули Trenz Electronic для проектирования и производства устройств на ПЛИС Xilinx. Вебинар

Подробнее

Вебинар (состоится )

Вебинар о построении сверточных нейронных сетей на основе ПЛИС Microchip

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку