Серия из 3-х семинаров Vitis AI Development on AMD Xilinx Adaptive Platforms
Среда Vitis™ AI — это комплексная платформа для разработки выводов искусственного интеллекта на устройствах, девайсах и платах AMD Xilinx и картах ускорения центров обработки данных Alveo™. Он предлагает богатый набор моделей ИИ, оптимизированный IP-адрес процессора глубокого обучения (DPU), инструменты, библиотеки и примеры проектов для ускорения ИИ — от периферии до центра обработки данных.
С развитием алгоритмов искусственного интеллекта все больше разработчиков желают быстро развертывать модели ИИ на платформах AMD Xilinx для повышения производительности логических выводов ИИ. Эта серия веб-семинаров для разработчиков, разделенная на три сеанса, продемонстрирует, как добиться интеграции платформ обработки глубокого обучения, настроить развертывание модели и повысить производительность вывода ИИ на разных платформах.
Первый вебинар пройдёт 3-го ноября, темой станет "Deploying HLS Kernel-Based User-Defined Operators with the Vitis AI Platform"
Среда Vitis AI 2.5 представляет расширенную поддержку пользовательских слоев для моделей PyTorch и TensorFlow для повышения производительности алгоритмов ИИ. Этот веб-семинар иллюстрирует рабочий процесс, который позволяет разработчикам подключать свою реализацию уровня приложения с помощью ядер HLS в наборе разработки Versal® AI Core серии VCK190.
Второй вебинар пройдёт 10-го ноября, темой станет "Introducing WeGO and a User-Defined Model Flow on the Versal ACAP VCK5000 Development Card"
Whole Graphic Optimizer (WeGO) предлагает оптимизированное решение для развертывания моделей ИИ на облачных DPU за счет интеграции комплекта разработки Vitis AI с собственными платформами ИИ. На этом веб-семинаре мы будем использовать карту разработки Versal ACAP VCK5000, чтобы продемонстрировать, как использовать обученные модели TensorFlow и PyTorch для непосредственного вывода на платформах Versal.
Третий вебинар пройдёт 17-го ноября, темой станет "Running DPU IP with the Vitis AI Platform on the Zynq UltraScale+ MPSoC ZCU102 Evaluation Kit"
Целевой эталонный дизайн (TRD) процессорного блока глубокого обучения (DPU) содержит инструкции по использованию IP DPU со средой Vitis AI для создания и запуска приложений глубокой нейронной сети.
Этот веб-семинар демонстрирует, как использовать поток Vivado® IP integrator для проектирования оборудования и поток PetaLinux для разработки программного обеспечения для этого TRD. Мы будем использовать оценочный комплект Zynq® UltraScale+™ MPSoC ZCU102 для запуска примеров моделей, таких как OpenPose и ResNet50.
Регистрация на вебинары доступна по ссылке
Если вы не успеваете посмотреть вебинары в прямом эфире, у вас есть возможность посмотреть запись по ссылке, которую организаторы пришлют всем зарегистрировавшимся.
