fpga-systems-magazine

Вебинар: Поговорим о SVA и верификации с Tudor Timi

KeisN13
04.04.2020 19:09
1003
0
0.0

На вебинаре мы познакомимся с Tudor Timi - гость наших прошлых вебинаров с большим опытом верификации.Мы проведем короткое интервью, а затем поговорим про SVA - SystemVerilog Assertions - отдельный инструмент/язык верификации на SystemVerilog со своим необычным синтаксисом и правилами.

Вебинар состоится 15 апреля 2020
Время проведения 9PM (MSK)
Подробности и ссылка на регистрацию

systemverilog assertions, verilog, вебинар, sva, systemverilog
1003
0
0.0
Всего комментариев : 0
Войдите:
avatar

Вам так может быть интересно

Новое видео: FPGA начального уровня :: Часть 5.1 :: Подключение портов к ножкам ПЛИС и размещение проекта на кристалле

Новинки

AXI interconnect IP от компании TrueStream

Релиз: Zynq PCIe FMC отладка на Zynq-7000 XC7Z015 SoC от Trenz

Новый уровень в проектировании ASIC с proFPGA quad Intel® Stratix® 10 GX 10M

Xilinx Vivado

ECO Flow в Vivado или работа в режиме редактирования нетлиста. Часть 2

Среды разработки

Применение System Generator для моделирования HDL-блоков на примере системы автоматической регулировки усиления

Xilinx Vivado

Vivado reprorts => report_clock_interaction

High Level Synthesis

Сможет ли HLS код побить HDL по производительности?

Ищу сотрудников

Поиск сотрудника в отдел разработки программного обеспечения.

Ищу сотрудников

Инженер по верификации CPU IP

Ищу сотрудников

В поисках системного программиста по верификации в Yadro

Ищу сотрудников

Требуется Инженер-разработчик (FPGA) для разработки нового продукта

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку

ePN