Вебинар по формальной верификации регистров ввода/вывода - 17 Марта 2021 - FPGA-Systems

Конференция FPGA разработчиков - регистрация открыта

Вебинар по формальной верификации регистров ввода/вывода

Verification, siemens, Register

Автор: Amurak

Дата: 17.03.2021 23:07

Категория:Вебинар

176

0

Даже небольшой компонент, описанный при помощи RTL, может содержать в себе сотни регистров управления и статуса. Как убедиться, что все они работают правильно? Об этом - в предстоящем вебинаре от Siemens.

Что вы узнаете из данного вебинара?

  • Как максимально эффективно проверить, что ваши регистры управления и статуса работают в соответствии с заданной спецификацией. Сюда входит как проверка стандартных операций с регистрами (запись/чтение, сброс, только чтение и т.п.), так и проверка сценариев поведения, заданных пользователем.
  • Как работать с регистрами напрямую и "через черный ход".
  • Выясните, что вам не нужно ничего знать про формальную верификацию - все уже работает "из коробки".

Ссылка на регистрацию

Дата проведения: 18.03.2021.

Всего комментариев : 0
avatar

Рекомендуем ознакомиться

Видео: Презентация Xilinx Versal Premium на виртуальной выставке OFC2020

Подробнее

Xilinx Video Series Blog: часть 32

Подробнее

Вебинар

Вебинар: Создание кастомного контроллера в среде Vivado.

Подробнее

Стрим: Спонтанный стрим в 22:15 и Non-Project mode в Xilinx Vivado

Подробнее

Разборки высокопроизводительных ПЛИС: Сказка о трех городах

Подробнее

Последние статьи нашего сообщества

Познавательное

Что нового в VHDL 2019?

Подробнее

Познавательное

Введение в EDA Playground

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: часть 2

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: Часть 1

Подробнее

SystemVerilog

UVM тест таблицы sin/cos

Подробнее

Познавательное

FPGA или микроконтроллер: что же выбрать?

Подробнее

Познавательное

Обзор научных работ, связанных с FPGA

Подробнее

Аналитика и обзоры

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Подробнее

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Мероприятия (состоится )

oneAPI Саммит 2021

Подробнее

Вебинар (состоится )

Ускорение процесса проектирования печатных плат с использованием ПЛИС

Подробнее

Вебинар (состоится 25-03-2021)

Увеличение продуктивности верификации RTL кода в Matlab и Simulink

Подробнее

Вебинар (состоится )

Вебинар по формальной верификации регистров ввода/вывода

Подробнее

Вебинар (состоится 13-04-2021)

Вебинар по работе с SystemC и MatchLib

Подробнее

Вебинар (состоится 23 и 25.03.2021)

Вебинар по использованию Intel OneAPI от компании Bittware

Подробнее

Вебинар (состоится )

Врываемся в FPGA с Basys3 - воркшоп в двух частях

Подробнее

Вебинар (состоится 25-02-2021)

Быстрый старт с симулятором ПЛИС Riviera-PRO. Часть 1 - Ввод проекта и моделирование

Подробнее

Вебинар (состоится 24-02-2021)

Вебинар PLC2: Машинное зрение в реальном времени с низким потреблением и системы с искусственным интеллектом

Подробнее

Вебинар (состоится 17-02-2021)

Воркшоп Libero SoC Flash-FPGA

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку