Выжимаем максимум из логики - конвейерный FPGA стрим #47

Врываемся в новый сезон FPGA стримов. Сегодня мы будем конвейеризировать математические операции. Начнем с простого сумматора и дойдем (но не факт) до умножителей. Все будем только на логических ресурсах LUT, без использования специализированных carry chains, dsp и тому подобного. Только логика, только триггеры, только хардкор!

Исходники стрима на github

PS: Как исправить бесконечную ошибку в Vivado "Initialising Language Server & Opening ..."

• 1. Перейдите в настройки Tools -> Settings
• 2. Text Editor -> Syntax Checking
• 3. В поле Syntax Checking выберите Vivado вместо Sigasi
• 4. Перезапустите Vivado