Инструменты FPGA с открытым исходным кодом и поддержка Renode для MCU Core-V - 24 Декабря 2020 - FPGA-Systems

Инструменты FPGA с открытым исходным кодом и поддержка Renode для MCU Core-V

quicklogic, antmicro, corev, efpga, renode

Автор: KeisN13

Дата: 24.12.2020 09:09

Категория:

212

0

Как сообщает компания Antmicro, они уже уже более года работают вместе с QuickLogic над поддержкой и разработкой средств проектирования с открытым исходным кодом для их ПЛИС . Это первый случай в истории, когда производитель ПЛИС непосредственно участвует в создании полностью открытых средств проектирования для своих изделий. Простота адаптации внутренней работы Плис к конкретным потребностям прекрасно резонирует с динамично меняющимся ландшафтом машинного обучения (ML), где другие платформы не могут обеспечить требуемую свободу проектирования, а инструменты ПЛИС с открытым исходным кодом являются ключом к созданию новых рабочих процессов, которые полностью используют этот потенциал.

Приверженность QuickLogic и Antmicro к ML с открытым исходным кодом на этом не заканчивается.  QuickLogic и Antmicro в настоящее время сотрудничают в направлении создания  инструментов моделирования с открытым кодом (Renode), отладочных плат (QuickFeather) и программного обеспечения (Zephyr) для QuickLogic  EOS S3 FPGA SoC  (построена на ARM) для экосистемы TinyML.

В настоящее время Antmicro делает еще один шаг  - в совместном проекте с Google и QuickLogic мы разрабатываем моделирование Renode и поддержку средств проектирования на FPGA  для захватывающего проекта MCU Core-V OpenHW Group с ядром CV32E40P RISC-V наряду с efpga от QuickLogic. Опираясь на открытый исходный код RISC-V ISA и FPGA внутри, он будет интересен для приложений TinyML. Он доступен для предкремниевой разработки благодаря поддержке Renode,которая включает в себя возможность совместного моделирования с ПЛИС.

Продолжение см. здесь

Всего комментариев : 0
avatar

Рекомендуем ознакомиться

Вебинар

Ускорения отладки RTL для ПЛИС

Подробнее

Xilinx XDF 2019 : Видео выложены в сеть

Подробнее

Red Pitaya открыла предзаказ на новый STEMlab 250-12

Подробнее

Вебинар

Вебинар: Инструменты отладки проектов для FPGA/ASIC и DFT разработчиков

Подробнее

Стрим: 25 апреля в 20:00

Подробнее

Последние статьи нашего сообщества

Познавательное

FPGA или микроконтроллер: что же выбрать?

Подробнее

Познавательное

Обзор научных работ, связанных с FPGA

Подробнее

Аналитика и обзоры

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Подробнее

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее

High Level Synthesis

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Подробнее

High Level Synthesis

Сможет ли HLS код побить HDL по производительности?

Подробнее

Vunit

Проведение тестирования проекта с помощью VUnit

Подробнее

Познавательное

Разработка на FPGA – Хорошая, плохая и отторгающая

Подробнее

Microblaze

Создание многопроцессорной системы в Vitis: Zynq + MicroBlaze

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Мероприятия (состоится 20-01-2021)

Intel FPGA Technology Day EMEA

Подробнее

Мероприятия (состоится )

QuickSilicon зимний хакатон

Подробнее

Вебинар (состоится 14-01-2021)

Microchip PolarFire® SoC FPGA - часть 4

Подробнее

Вебинар (состоится 22.01.2021)

Модельное проектирование ПЛИС и ASIC в контексте функциональной безопасности

Подробнее

Мероприятия (состоится 25.01-19.02 2021)

Школа FPGA/SoC для применения в атомной промышленности и связанной с ней приборостроении

Подробнее

Мероприятия (состоится )

Доступны материалы конференции Synopsys Verification Day 2020

Подробнее

Вебинар (состоится )

Глубокое обучение на FPGA

Подробнее

Вебинар (состоится )

Вебинар: Верификация с использованием OSVVM

Подробнее

Вебинар (состоится )

«Временные ограничения и анализ в Vivado» – совместный вебинар Макро Групп и PLC2, авторизованного тренинг-партнёра Xilinx

Подробнее

Вебинар (состоится 10.12.2020)

Ускорения отладки RTL для ПЛИС

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку