Преодоление энергетических, габаритных и других конструктивных ограничений с помощью возможностей Плис - 31 Октября 2020 - FPGA-Systems

Преодоление энергетических, габаритных и других конструктивных ограничений с помощью возможностей Плис

certus nx, lattice

Автор: KeisN13

Дата: 31.10.2020 09:58

Категория:Вебинар

109

0

Вебинар компании Lattice 

Описание: Технологические тенденции, такие как промышленная автоматизация и 5G, заставляют разработчиков на разных рынках стремиться добавить обработку и подключение к приложениям, работающим на в направлении network Edge. Для успешной поддержки этих тенденций устройствам требуется маломощное вычислительное оборудование с поддержкой популярных интерфейсов, таких как PCIe и Gigabit Ethernet.

Благодаря правильно выбранному соотношению количества портов ввода-вывода к габаритам корпуса, наличию высокоскоростных интерфейсов, надежной аутентификации и шифрованию,  ПЛИС Lattice Certus-NX дают разработчикам простое в использовании, маломощное, универсальное решение малого форм-фактора.

Зарегистрируйтесь на этот вебинар, чтобы узнать гораздо больше

Вы узнаете:

  • почему Плис Certus-NX являются привлекательным решением для широкого спектра применений, от обработки данных в автоматизированном промышленном оборудовании до управления системами в коммуникационной инфраструктуре;
  • как Lattice ускоряет разработку систем с помощью простого в использовании оборудования, программного обеспечения и IP-блоков
  • о PCIe решениях c помощью Certus-NX FPGA

Вебинар состоится: 16 ноября, 2020

Время: 2 PM EST (11 AM PST / 8:00 PM CET)

Ссылка на регистрацию

Всего комментариев : 0
avatar

Последние статьи нашего сообщества

Познавательное

Обзор научных работ, связанных с FPGA

Подробнее

Аналитика и обзоры

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Подробнее

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее

High Level Synthesis

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Подробнее

High Level Synthesis

Сможет ли HLS код побить HDL по производительности?

Подробнее

Vunit

Проведение тестирования проекта с помощью VUnit

Подробнее

Познавательное

Разработка на FPGA – Хорошая, плохая и отторгающая

Подробнее

Microblaze

Создание многопроцессорной системы в Vitis: Zynq + MicroBlaze

Подробнее

Обзор

Китай, GOWIN, АО "Восток", ПЛИС - лучше меньше, да лучше!

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится 27.11.20)

Новые возможности VHDL2019

Подробнее

Мероприятия (состоится 20.11.20)

FPGA конференция и хакатон от Intel и Nokia

Подробнее

Мероприятия (состоится 12-13.11.2020)

Саммит разработчиков oneAPI 2020

Подробнее

Вебинар (состоится 01.12.20)

Вебинар: Accelerating Data Channels to 112 Gbps PAM4: A Case Study in Real-World FPGA Implementation

Подробнее

Вебинар (состоится 10.11.2020)

Реализация глубоких нейронных сетей на ПЛИС

Подробнее

Вебинар (состоится 16.11.2020)

Преодоление энергетических, габаритных и других конструктивных ограничений с помощью возможностей Плис

Подробнее

Вебинар (состоится 28.10.2020)

Написание структурированных тестбенчей на VHDL

Подробнее

Вебинар (состоится 17-19.11.2020)

Виртуальная конференция 'Функциональная безопасность'

Подробнее

Вебинар (состоится )

Вебинар: презентация HLS решений для ASIC/FPGA от компании Silexica

Подробнее

Вебинар (состоится 20.10.2020)

Вебинар: продукция компании GoWin

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку