В этой статье мы показываем реальный пример, где мы создали общую сетевую функцию RSS, используя как традиционные инструменты RTL/Verilog, так и затем используя высокоуровневый синтез (HLS) на одном и том же оборудовании. То, что мы обнаружили, было удивительно: подход HLS фактически использовал меньше FPGA ресурсов и блочной памяти. На то есть причина. Подробнее
по ссылке