SWA  (single wire aggregation) - изумительный, волшебный и потрясающий - 15 Февраля 2021 - FPGA-Systems

SWA  (single wire aggregation) - изумительный, волшебный и потрясающий

ice40up, SWA, lattice

Автор: nickolaytern

Дата: 15.02.2021 07:00

Категория:

281

0

Многие современные аппаратные комплексы содержат несколько печатных плат. Зачастую возникает задача передавать данные с одной платы на другую. Как правило такие "межплатные" сигналы являются относительно низкоскоростной передачей данных через контакты ввода-вывода (GPIO) или последовательные интерфейсы, к примеру - I2C.

Однако, при масштабировании системы и увеличении контактных полей для передачи сигнала так же понижается надежность системы, увеличивается площадь на плате и стоимость системы в целом

В данной статье вы познакомитесь с решением "однопроводной агрегацией SWA", на базе платформы ice40UP, позволяющим уменьшить количество межплатных соединений, сократить размеры платы и увеличить надежность системы. 

Всего комментариев : 0
avatar

Рекомендуем ознакомиться

Вебинар

Вебинар: Ускорение периферийных вычислений с помощью ПЛИС

Подробнее

Новостной дайджест событий проекта: Сентябрь 2019

Подробнее

О разработке на Плис в соответствии с DO254

Подробнее

Заметка

Новинка: Новая открытая платформа для машинного зрения от Antmicro

Подробнее

Заметка

Компания Microchip приобретает HLS разработчика LegUp

Подробнее

Последние статьи нашего сообщества

Xilinx FPGA

ZYNQ HW: EBAZ4205: часть 2

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: Часть 1

Подробнее

SystemVerilog

UVM тест таблицы sin/cos

Подробнее

Познавательное

FPGA или микроконтроллер: что же выбрать?

Подробнее

Познавательное

Обзор научных работ, связанных с FPGA

Подробнее

Аналитика и обзоры

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Подробнее

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее

High Level Synthesis

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Подробнее

High Level Synthesis

Сможет ли HLS код побить HDL по производительности?

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится 25-02-2021)

Быстрый старт с симулятором ПЛИС Riviera-PRO. Часть 1 - Ввод проекта и моделирование

Подробнее

Вебинар (состоится 24-02-2021)

Вебинар PLC2: Машинное зрение в реальном времени с низким потреблением и системы с искусственным интеллектом

Подробнее

Вебинар (состоится 17-02-2021)

Воркшоп Libero SoC Flash-FPGA

Подробнее

Вебинар (состоится )

Вебинар: все что нужно знать о массивах в SystemVerilog

Подробнее

Вебинар (состоится on-demand)

Три вебинара по Intel Agilex FPGA

Подробнее

Вебинар (состоится 03-02-2021)

Повышение производительности систем на базе FPGA за счёт оптимизации архитектуры памяти

Подробнее

Вебинар (состоится 29-01-2021)

Xilinx Versal ACAP - от ПЛИС к платформе

Подробнее

Мероприятия (состоится 20-01-2021)

Intel FPGA Technology Day EMEA

Подробнее

Мероприятия (состоится )

QuickSilicon зимний хакатон

Подробнее

Вебинар (состоится 14-01-2021)

Microchip PolarFire® SoC FPGA - часть 4

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку