VHDL Style Guide - 19 Января 2021 - FPGA-Systems

VHDL Style Guide

VHDL, VSG

Автор: Amurak

Дата: 19.01.2021 17:00

Категория:Новинки

1503

0

VHDL Style Guide (VSG) предназначен для проверки и исправления VHDL исходников в соответствии с заданным стилем написания кода.

VSG представляет собой набор библиотек, написанных на языке Python. 

Ключевые особенности

  • Запуск из командной строки, что дает возможность запускать VSG автоматически.
  • Проверка регистра, ключевых слов, наличия отступов/пустых строк, выравнивания и прочих синтаксических конструкций.
  • Возможность полной конфигурации "под себя" при помощи файлов конфигурации JSON и YAML.
  • Возможность создания собственных правил на языке Python.
  • Готовые наборы стилей, а также возможность создать свой уникальный и неповторимый.

Больше информации по проекту

 

Всего комментариев : 0
avatar

Рекомендуем ознакомиться

Вебинар

Вебинар: Введение в пользовательские процессоры обработки изображений с использованием технологий Xilinx

Подробнее

Руководство

Руководство по AI Edge от Xilinx: DNNDK, Caffe, CNN

Подробнее

Вебинар

Воркшоп: Использование INTEL® ONEAPI TOOLKITS для FPGA

Подробнее

Adaptive Computing Challenge: конкурс от Xilinx

Подробнее

Руководство

Новое руководство по глубокому обучению с Xilinx DNNDK

Подробнее

Последние статьи нашего сообщества

Xilinx FPGA

ZYNQ HW: EBAZ4205: часть 2

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: Часть 1

Подробнее

SystemVerilog

UVM тест таблицы sin/cos

Подробнее

Познавательное

FPGA или микроконтроллер: что же выбрать?

Подробнее

Познавательное

Обзор научных работ, связанных с FPGA

Подробнее

Аналитика и обзоры

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Подробнее

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее

High Level Synthesis

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Подробнее

High Level Synthesis

Сможет ли HLS код побить HDL по производительности?

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится 25-02-2021)

Быстрый старт с симулятором ПЛИС Riviera-PRO. Часть 1 - Ввод проекта и моделирование

Подробнее

Вебинар (состоится 24-02-2021)

Вебинар PLC2: Машинное зрение в реальном времени с низким потреблением и системы с искусственным интеллектом

Подробнее

Вебинар (состоится 17-02-2021)

Воркшоп Libero SoC Flash-FPGA

Подробнее

Вебинар (состоится )

Вебинар: все что нужно знать о массивах в SystemVerilog

Подробнее

Вебинар (состоится on-demand)

Три вебинара по Intel Agilex FPGA

Подробнее

Вебинар (состоится 03-02-2021)

Повышение производительности систем на базе FPGA за счёт оптимизации архитектуры памяти

Подробнее

Вебинар (состоится 29-01-2021)

Xilinx Versal ACAP - от ПЛИС к платформе

Подробнее

Мероприятия (состоится 20-01-2021)

Intel FPGA Technology Day EMEA

Подробнее

Мероприятия (состоится )

QuickSilicon зимний хакатон

Подробнее

Вебинар (состоится 14-01-2021)

Microchip PolarFire® SoC FPGA - часть 4

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку