fpga-systems-magazine

Обновление: MathWorks ускоряет верификацию FPGA /ASIC проектов благодаря поддержке UVM

KeisN13
23.01.2020 06:19
1121
0
0.0
Компания MathWorks объявила, что их продукт HDL Verifier начиная с версии 2019b поддерживает Universal Verification Methodology (UVM). Верификаторы  FPGA /ASIC проектов могут генерировать компоненты UVM и создавать тестовое окружение непосредственно в Simulink и затем использовать его в сторонних симулятора, поддерживающих UVM.

Подробнее
1121
0
0.0

Всего комментариев : 0
avatar

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку

ePN