ПЛИС и АЦП :: 1000 и 1 способ реализации SPI :: Часть 1

Выберите категорию

Вебинар [89]

Вебинары по FPGA и языкам проектирования для ПЛИС

Заметка [33]

Небольшие заметки по использованию технологии FPGA/ПЛИС

Руководство [46]

Мероприятия [6]

Семинары, конференции, встречи

Анонсы [3]

Свежие новости и релизы из мира FPGA

Новинки [4]

Новые изделия на базе FPGA

Объявления

Случайные статьи

Первый стрим в этом году мы начнем с рубрики "ПЛИСдатые самоделки". Те кто давно на канале наверняка видели первые два видео про работу с интерфейсом SPI - курс для начинающих, который так и остался не законченным

НО! Удачно найденная отладочка на aliexpress со всем необходимым для продолжения курса прибыла как раз перед новым годом и теперь мы можем убить двух зайцев сразу: закончить серию видеоуроков по SPI и провести FPGA стрим.

На модуле с алика есть всё необходимое: MCP3201 - тот самый АЦП из курса по SPI, аудио гнездо 3,5мм для подключения аналогового аудиосигнала, дополнительные компоненты в виде операционника, источника опорного напряжения и всякой прочей рассыпухи.

Стримов по работе с #SPI АЦП будет несколько, а закончатся они рабочим макетом цветомузыки на FPGA. Сегодня мы займёмся разработкой поведенческой модели АЦП #MCP3201 на VHDL и Verilog и скорее всего успеем сделать один из вариантов реализации интерфейса SPI.

Ссылка на отладку с АЦП

Интерфейсы :: SPI :: Часть 1:: Общие сведения

Интерфейсы :: SPI :: Часть 2:: Варианты реализации

Каждую субботу в 20:00 #FPGA стримы, заходи тут интересно

Всего комментариев : 0

DFF-Привет

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

Zynq поиск фрилансера

Ведущий разработчик устройств на FPGA

Вакансия FPGA Engineer (ASIC) в R&D Huawei, Москва

Senior FPGA developer, high frequency trading

Разработчик FPGA беспилотных автомобилей (ЦОС), Яндекс

Вакансия разработчика ASIC/FPGA в АО «НПП «Цифровые решения»

Инженер-верификатор (UVM)

Вакансия "Ведущий разработчик FPGA"

Вакансия: Ведущий разработчик ПЛИС, Москва, компания QRATE, от 120.000 рублей

Ищу вакансию FPGA разработчика

Случайные статьи

Подключение подсистемы памяти к MicroBlaze (MIG 7 Series)

FPGA начального уровня :: часть 2 :: PUF и структура проекта

ECO Flow в Vivado или работа в режиме редактирования нетлиста. Часть 2

Vivado: Picasso mode

Визуальная отладка OpenCV приложений для Zynq US+ в Xilinx SDK

SPI :: Часть 1:: Общие сведения

Minized: ZynqHW : 04 : Лекция №2

Разработка на FPGA – Хорошая, плохая и отторгающая

Создание пользовательского IP-ядра в Qsys/Platform Designer

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Статистика

Рекомендуем ознакомиться

Новинка: ZynqBerryZero - Модуль на Xilinx Zynq7010 совместимый с Raspberry Pi

Вебинар: Видеоаналитика в реальном времени и низкой задержкой с использованием карт-ускорителей на базе FPGA компании Intel

Написание структурированных тестбенчей на VHDL

Вебинар: Уменьшение времени отладки FPGA проектов с помощью SmartDebug Tool от Microchip

В чем Разница между прогрессивной и чересстрочной разверткой?

Последние статьи нашего сообщества

FPGA или микроконтроллер: что же выбрать?

Обзор научных работ, связанных с FPGA

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Сможет ли HLS код побить HDL по производительности?

Проведение тестирования проекта с помощью VUnit

Разработка на FPGA – Хорошая, плохая и отторгающая

Создание многопроцессорной системы в Vitis: Zynq + MicroBlaze

Календарь актуальных событий и мероприятий

Мероприятия (состоится 20-01-2021)

Intel FPGA Technology Day EMEA

Мероприятия (состоится )

QuickSilicon зимний хакатон

Вебинар (состоится 14-01-2021)

Microchip PolarFire® SoC FPGA - часть 4

Вебинар (состоится 22.01.2021)

Модельное проектирование ПЛИС и ASIC в контексте функциональной безопасности

Мероприятия (состоится 25.01-19.02 2021)

Школа FPGA/SoC для применения в атомной промышленности и связанной с ней приборостроении

Мероприятия (состоится )

Доступны материалы конференции Synopsys Verification Day 2020

Вебинар (состоится )

Глубокое обучение на FPGA

Вебинар (состоится )

Вебинар: Верификация с использованием OSVVM

Вебинар (состоится )

«Временные ограничения и анализ в Vivado» – совместный вебинар Макро Групп и PLC2, авторизованного тренинг-партнёра Xilinx

Вебинар (состоится 10.12.2020)

Ускорения отладки RTL для ПЛИС