Новости
Выбрать раздел
Статьи
Объявления
Выбрать категорию
О сообществе
Блог
Журнал
Оцените статью: Войдите в аккаунт, чтобы проголосовать
Вебинар
Виртуальная конференция 'Функциональная безопасность'
GoWin анонсировал USB 2.0 PHY и IP для своих ПЛИС
Новая отладка Xilinx VCU1525 на Virtex UltaScale+
Использование Catapult HLS для SW/HW разработки микросхемы ИИ ускорителя в Harvard University
Инструкции к сайту
Правила для первого журнала, полностью посвященного проектированию на FPGA
Xilinx primitives
Читаем ДНК ПЛИС (Часть 1)
SystemVerilog
Распутываем виртуальные методы в SystemVerilog
Познавательное
Асинхронный и синхронный сброс: Методы проектирования - часть вторая (раздел 5)
Ищу сотрудников
Требуется Инженер-разработчик (FPGA) для разработки нового продукта
RTL ASIC дизайнер
FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.Хочешь быть в курсе всех новостей и актуальных событий в области? Подпишись на рассылку