Silexica запускает первый коммерческий плагин для Vitis HLS - 17 Декабря 2020 - FPGA-Systems

Конференция FPGA разработчиков - регистрация открыта

Silexica запускает первый коммерческий плагин для Vitis HLS

Xilinx, vitis, hls, silexica

Автор: anton_sosnitzkij

Дата: 17.12.2020 07:32

Категория:Заметка

222

0

Компания Silexica анонсировала запуск плагина для Vitis. SLX Plugin позволит добавлять новые директивы и возможности по оптимизации компилятора.

Появление такого плагина демонстрирует значимость, которую приносит иницитатива открытого исходного кода, утверждает вице-президент Silexica. По его словам в течение следующего года планируется значительное расширение функциональности плагина для увеличения доступности технологии FPGA высокоуровневым программистам.

Получить ранний доступ к плагину можно на сайте, подробнее: https://www.silexica.com/press/silexica-launches-first-commercially-available-high-level-synthesis-hls-plugin/

Всего комментариев : 0
avatar

Рекомендуем ознакомиться

Заметка

10 Ошибок при проектировании на FPGA

Подробнее

Вебинар

Вебинар по использованию Intel OneAPI от компании Bittware

Подробнее

Руководство

Руководство по преобразованию кернела HLS 300 MHz на RTL 500 MHz для Vivado 2020.2

Подробнее

Вебинар

Вебинар: Платформа BittWare S7t-VG6 с 7нм FPGA Achronix Speedster7t

Подробнее

Вебинар

Запись вебинара: From Simulink to High-Quality RTL using High-Level Synthesis — The Design Methodology

Подробнее

Последние статьи нашего сообщества

Познавательное

Что нового в VHDL 2019?

Подробнее

Познавательное

Введение в EDA Playground

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: часть 2

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: Часть 1

Подробнее

SystemVerilog

UVM тест таблицы sin/cos

Подробнее

Познавательное

FPGA или микроконтроллер: что же выбрать?

Подробнее

Познавательное

Обзор научных работ, связанных с FPGA

Подробнее

Аналитика и обзоры

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Подробнее

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Мероприятия (состоится )

oneAPI Саммит 2021

Подробнее

Вебинар (состоится )

Ускорение процесса проектирования печатных плат с использованием ПЛИС

Подробнее

Вебинар (состоится 25-03-2021)

Увеличение продуктивности верификации RTL кода в Matlab и Simulink

Подробнее

Вебинар (состоится )

Вебинар по формальной верификации регистров ввода/вывода

Подробнее

Вебинар (состоится 13-04-2021)

Вебинар по работе с SystemC и MatchLib

Подробнее

Вебинар (состоится 23 и 25.03.2021)

Вебинар по использованию Intel OneAPI от компании Bittware

Подробнее

Вебинар (состоится )

Врываемся в FPGA с Basys3 - воркшоп в двух частях

Подробнее

Вебинар (состоится 25-02-2021)

Быстрый старт с симулятором ПЛИС Riviera-PRO. Часть 1 - Ввод проекта и моделирование

Подробнее

Вебинар (состоится 24-02-2021)

Вебинар PLC2: Машинное зрение в реальном времени с низким потреблением и системы с искусственным интеллектом

Подробнее

Вебинар (состоится 17-02-2021)

Воркшоп Libero SoC Flash-FPGA

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку