Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

Вакансия: FPGA-разработчик в компанию Antilatency (Лимасол, Кипр)

Вакансия Ведущий/Старший инженер-верификатор

Инженер разработчик ПЛИС / FPGA developer / Инженер – электроник

Инженер-программист (FPGA/RTL) (Middle/Senior) (Pulsar) (Литва) (Релокация в Вильнюс)

Ищем начинающих ПЛИСоводов для тестирования компонентов

Ведущий разработчик FPGA

Вакансия: Старший FPGA/RTL Инженер

FPGA-программист в компанию Микран, г. Томск

Senior FPGA and Firmware Engineer position in Zurich, Switzerland

Вакансия в Интел - FPGA and ASIC engineer

Случайные статьи

Xilinx VERSAL: монстр с NoC'ом

Читаем ДНК ПЛИС (Часть 2)

Основы статического временного анализа. Часть 2.1: System Synchronous Input Delay Constraint.

FPGA начального уровня :: Часть 3.1 :: Разработка PUF на HDL

Сможет ли HLS код побить HDL по производительности?

Игра: Create FPGA Content

Искусство отладки FPGA: как сократить срок тестирования за счет грамотной разработки

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Minized: ZynqHW : 07 : Лабораторная работа №3

ECO Flow в Vivado или работа в режиме редактирования нетлиста. Часть 2

Статистика

Продается отладочная плата!

Последние статьи нашего сообщества

InnovateFPGA: как конъюнктура и следование ложным трендам угробили один из лучших конкурсов по разработке на ПЛИС

Сага о светодиодах. Часть 2. Разделяй и управляй

Сага о светодиодах

Основы статического временного анализа. Часть 3: Source Synchronous Input Delay Constraint.

Что внутри ПЛИС или то, о чем не говорят в обучающих видео

Основы статического временного анализа. Часть 2.2: System Synchronous Output Delay Constraint.

Технология встроенных FPGA (eFPGA): прошлое настоящее и будущее

Реализация базовых компонентов ЦОС: КИХ фильтр

Игра: Create FPGA Content

Основы статического временного анализа. Часть 2.1: System Synchronous Input Delay Constraint.

Календарь актуальных событий и мероприятий

UzE-TechExpo 2022 – пилотная выставка электротехнической промышленности

Российская неделя высоких технологий и выставка Связь - 2022

VIII Всероссийская конференция Технологии разработки и отладки сложных технических систем

Премия Electronica

Использование Catapult HLS для SW/HW разработки микросхемы ИИ ускорителя в Harvard University

Вебинар: Common Mistakes in VHDL 26.01.2022

Семинар «Kria KV260 Vision AI Starter Kit & System-on-Module»

Введение в Questa Lint и Questa CDC для разработчиков

Xilinx Technologies for New Space / Space 2.0

Повышаем качество RTL кода

Объявления

Вакансия: FPGA-разработчик в компанию Antilatency (Лимасол, Кипр)

Вакансия Ведущий/Старший инженер-верификатор

Инженер разработчик ПЛИС / FPGA developer / Инженер – электроник

Инженер-программист (FPGA/RTL) (Middle/Senior) (Pulsar) (Литва) (Релокация в Вильнюс)

Ищем начинающих ПЛИСоводов для тестирования компонентов

Ведущий разработчик FPGA

Вакансия: Старший FPGA/RTL Инженер

FPGA-программист в компанию Микран, г. Томск

Senior FPGA and Firmware Engineer position in Zurich, Switzerland

Вакансия в Интел - FPGA and ASIC engineer