Блог - FPGA-Systems

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

Случайные статьи

Vivado tcl Xilinx конференция вебинар dsp вакансия работа москва AI lattice intel systemverilog microblaze PUF Intel FPGA CNN VHDL семинар FPGA Questa Simulink Synopsys zynq-7000 zynqhw Versal cdc MIPI sp701 verilog Altera обучение hls Zynq Minized тренинг ACAP arty воркшоп netlist ПЛИС Verification hdl zcu104 pynq efpga Ethernet agilex Achronix Alveo отладочные платы spartan-7 adam taylor aldec sta static timing analysis временянки статический временной анализ vitis spi #RTL ultra96 microchip polarfire gowin ии ML #Verilog silexica asic profpga microsemi risc-v Arm uvm Vitis AI Python нейронные сети #syntacore #RISC-V microzed MATLAB efinix Linux oneapi Ultrascale верификация Отладка машинное обучение soc Начинающим СТРИМ RTL plc2 #ASIC quicklogic Git altera fpga цос Clock

Статистика

Онлайн всего: 1

Гостей: 1

Пользователей: 0

RTL аудио лаб

Очередной серфинг по просторам LinkedIn привел меня на один замечательный ресурс - RTL audio lab. Думаю название говорит само за себя. Я уже написал им через форму обратной связи предложение о возможной коллаборации, например переводу их статей, может даже стрима. Если ответ будет положительным, то будем искать переводчиков, есть желающие? :)

PS: а какой возможный коллаб между проектом FPGA-Systems и зарубежными ресурсами по FPGA вам кажется возможным?

1298

Тензорные секции в ПЛИС

Мысли на тему эволюции ПЛИС, которые я нашел в одном из блогов на просторах интернета

Тензорные секции относятся к машинному обучению так же, как секции DSP относятся к цифровой обработке сигналов.

Когда появились ПЛИС, они были очень однородными. Они содержали логические блоки, соединенные через матрицу маршрутизации. Однако в какой-то момент стало понятно, что существует много общих операций (таких как умножение и MAC), которые присутствуют в приложениях, для которых использовались ПЛИС. Это было особенно верно для приложений ЦОС, которые были и являются очень распространенным вариантом использования ПЛИС.

Итак, блоки умножения и умножения с накоплением MAC были добавлены в структуру FPGA. Они были названы "аппаратными / жесткими / ... Читать дальше »

1939

« 1 2

Чуть больше преимуществ для наших патронов на boosty

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

Отладочная плата DE0-NANO-SOC Cyclone V SE Kit/Atlas-SoC Kit

В поиске инженера-разработчика (ПЛИС)

Вакансия Ведущий инженер-программист ПЛИС (FPGA designer) Санкт-Петербург

RTL - разработчик ASIC

FPGA карточки

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Продам FMC-loopback, PCIe-loopback

Требуется Инженер-разработчик (FPGA) для разработки нового продукта

Разработчик FPGA (ПЛИС)

Ищем Разработчиков С/Linux

Случайные статьи

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Minized: ZynqHW : 01 : Лекция 1

Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS Часть 2

Осваиваем Zynq-7000S с бесплатной отладкой

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

FPGA начального уровня :: Часть 4 :: Сборка процессорной системы на MicroBlaze

FPGA или микроконтроллер: что же выбрать?

Основы статического временного анализа. Часть 2.1: System Synchronous Input Delay Constraint.

Методика работы с Си модулями в симуляции стандартными средствами Vivado

UVM тест таблицы sin/cos

Статистика

FPGA заметки

Последние статьи нашего сообщества

Xilinx AXI Stream DMA

К формальной проверке

ZYNQ SW: EBAZ4205: часть 4 (Vivado 2023)

ZYNQ HW: EBAZ4205: часть 3 (Vivado 2023)

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

Формальная верификация с SymbiYosys

Сага о светодиодах. Часть 4.

Запуск симуляции IP-ядер фирмы GoWiN

QuickSilicon: платформа с задачами на разработку RTL

FPGA openSource tools

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Clock Domain Crossing

Вебинар (состоится )

Статическая и динамическая верификация CDC для IP-блоков на основе AXI4 Stream

Вебинар (состоится )

Разработка и развитие Verilog и SystemVerilog

Мероприятия (состоится )

Глава РАН провёл сессию о государственной политике в сфере электроники

Мероприятия (состоится )

Президент РАН Геннадий Красников открыл юбилейный форум «Микроэлектроника 2024»

Мероприятия (состоится )

Юбилейный Российский форум «Микроэлектроника 2024»: 10 лет развития и успеха!

Вебинар (состоится )

Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite

Мероприятия (состоится )

ПРЕДКОНФЕРЕНЦИИ РОССИЙСКОГО ФОРУМА МИКРОЭЛЕКТРОНИКА 2023

Вебинар (состоится )

GOWIN Semiconductor приглашает на вебинар по i3c .

Мероприятия (состоится )

Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС

Объявления

Отладочная плата DE0-NANO-SOC Cyclone V SE Kit/Atlas-SoC Kit

В поиске инженера-разработчика (ПЛИС)

Вакансия Ведущий инженер-программист ПЛИС (FPGA designer) Санкт-Петербург

RTL - разработчик ASIC

FPGA карточки

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Продам FMC-loopback, PCIe-loopback

Требуется Инженер-разработчик (FPGA) для разработки нового продукта

Разработчик FPGA (ПЛИС)

Ищем Разработчиков С/Linux