Разделы сайта

Новости Статьи Доска объявлений

Телеграм чат Live

Выберите категорию

Вебинар [158]

Вебинары по FPGA и языкам проектирования для ПЛИС

Заметка [58]

Небольшие заметки по использованию технологии FPGA/ПЛИС

Руководство [53]

Мероприятия [36]

Семинары, конференции, встречи

Анонсы [19]

Свежие новости и релизы из мира FPGA

Новинки [63]

Новые изделия на базе FPGA

Стрим [5]

Объявления

Случайные статьи

Vivado tcl Xilinx конференция вебинар dsp вакансия работа москва AI lattice intel systemverilog microblaze PUF Intel FPGA CNN VHDL семинар FPGA Questa Simulink Synopsys zynq-7000 zynqhw Versal cdc MIPI sp701 verilog Altera обучение hls Zynq Minized тренинг ACAP arty воркшоп netlist ПЛИС Verification hdl zcu104 pynq efpga Ethernet agilex Achronix Alveo отладочные платы spartan-7 adam taylor aldec sta static timing analysis временянки статический временной анализ vitis spi #RTL ultra96 microchip polarfire gowin ии ML #Verilog silexica asic profpga microsemi risc-v Arm uvm Vitis AI Python нейронные сети #syntacore #RISC-V microzed MATLAB efinix Linux oneapi Ultrascale верификация Отладка машинное обучение soc Начинающим СТРИМ RTL #ASIC Git altera fpga цос Clock News Daily

Статистика

Онлайн всего: 4

Гостей: 4

Пользователей: 0

Архив новостей из мира FPGA

Zynq, mpsoc, семинар

Приглашение на семинар по Zynq MPSoC 29, 30, 31 октября 2019

1031

AI, Xilinx, camera, вебинар, vitis, CNN

Вебинар: Ускорение разработки систем обработки изображений с использованием ИИ с помощью Xilinx VITIS

Не так давно компания Xilinx анонсировала новую унифицированную среду разработки под название VITIS, объединяющую огромное количество оптимизированных библиотек, инструментов и возможностей по созданию приложений ИИ, машинного обучения/зрения, ускорения различных научно-прикладных задач и тд. И во ... Читать дальше »

1346

gowin

Новый игрок на рынке FPGA: Компания GoWin с отладкой на FPGA за 5$

ПЛИС из китая! Был всего лишь вопрос времени и походу время пришло.
Сегодня на просторах LinkedIn попалась отладочная плата с FPGA от компании GoWin за 5$. С ходу не совсем понятно клон это или ПЛИС собственной разработки, но надеюсь что все-таки второе.
Подробнее о компании ... Читать дальше »

3196

Xilinx Video Series Blog

Xilinx Video Series Blog: часть 32

Увидела свет 32 часть блога по работе с видеопотоками на FPGA и SoC Xilinx.
Рекомендуется к ознакомлению.

1062

microchip, polarfire, отладочные платы

Портфолио отладок с MicroChip PolarFire

На конец то! Что-то по Microchip! Обзор портфолио китов с PolarFire

1035

Чуть больше преимуществ для наших патронов на boosty

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

RTL designer

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Продам платы от QMTech с Альтерой CycloneIV и CycloneV

FPGA программист

FPGA разработчик

Продам FMC-loopback, PCIe-loopback

Инженер разработчик топологии СнК

Инженер верификатор

разработчик ASIC

ПЛИС (FPGA) Верификатор

Случайные статьи

Что нового в VHDL 2019?

Проведение тестирования проекта с помощью VUnit

UVM тест таблицы sin/cos

ECO Flow в Vivado или работа в режиме редактирования нетлиста. Часть 2

Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS. Часть 1

Асинхронный и синхронный сброс: Методы проектирования - часть вторая (раздел 4)

FPGA начального уровня :: Часть 3.3 :: Разработка PUF на HDL

Методика работы с Си модулями в симуляции стандартными средствами Vivado

Создание пользовательского IP-ядра в Qsys/Platform Designer

Асинхронный и синхронный сброс: Методы проектирования - часть вторая (разделы 1, 2, 3)

Статистика

Архив новостей из мира FPGA

Последние статьи нашего сообщества

К формальной проверке

ZYNQ SW: EBAZ4205: часть 4 (Vivado 2023)

ZYNQ HW: EBAZ4205: часть 3 (Vivado 2023)

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

Формальная верификация с SymbiYosys

Сага о светодиодах. Часть 4.

Запуск симуляции IP-ядер фирмы GoWiN

QuickSilicon: платформа с задачами на разработку RTL

FPGA openSource tools

Отслеживаем успехи верификации в Obsidian

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite

Мероприятия (состоится )

ПРЕДКОНФЕРЕНЦИИ РОССИЙСКОГО ФОРУМА МИКРОЭЛЕКТРОНИКА 2023

Вебинар (состоится )

GOWIN Semiconductor приглашает на вебинар по i3c .

Мероприятия (состоится )

Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС

Вебинар (состоится )

Двухдневный семинар "Использование приложений видения с KRIA" (день 2)

Вебинар (состоится )

Двухдневный семинар "Использование приложений видения с KRIA" (день 1)

Вебинар (состоится )

Начало работы с UVM

Вебинар (состоится )

Высокоуровневый синтез для исследования архитектуры аппаратного/программного обеспечения для инференса

Вебинар (состоится )

Путь в opensorce инструменты для FPGA

Вебинар (состоится )

Вебинар Understanding Versal

Объявления

RTL designer

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Продам платы от QMTech с Альтерой CycloneIV и CycloneV

FPGA программист

FPGA разработчик

Продам FMC-loopback, PCIe-loopback

Инженер разработчик топологии СнК

Инженер верификатор

разработчик ASIC

ПЛИС (FPGA) Верификатор