Разделы сайта

Новости Статьи Доска объявлений

Телеграм чат Live

Выберите категорию

Вебинар [158]

Вебинары по FPGA и языкам проектирования для ПЛИС

Заметка [58]

Небольшие заметки по использованию технологии FPGA/ПЛИС

Руководство [53]

Мероприятия [36]

Семинары, конференции, встречи

Анонсы [19]

Свежие новости и релизы из мира FPGA

Новинки [63]

Новые изделия на базе FPGA

Стрим [5]

Объявления

Случайные статьи

Vivado tcl Xilinx конференция вебинар dsp вакансия работа москва AI lattice intel systemverilog microblaze PUF Intel FPGA CNN VHDL семинар FPGA Questa Simulink Synopsys zynq-7000 zynqhw Versal cdc MIPI sp701 verilog Altera обучение hls Zynq Minized тренинг ACAP arty воркшоп netlist ПЛИС Verification hdl zcu104 pynq efpga Ethernet agilex Achronix Alveo отладочные платы spartan-7 adam taylor aldec sta static timing analysis временянки статический временной анализ vitis spi #RTL ultra96 microchip polarfire gowin ии ML #Verilog silexica asic profpga microsemi risc-v Arm uvm Vitis AI Python нейронные сети #syntacore #RISC-V microzed MATLAB efinix Linux oneapi Ultrascale верификация Отладка машинное обучение soc Начинающим СТРИМ RTL #ASIC Git altera fpga цос Clock News Daily

Статистика

Онлайн всего: 1

Гостей: 1

Пользователей: 0

Архив новостей из мира FPGA

« 1 2 ... 21 22 23 24 25 ... 72 73 »

10nm, intel, agilex

Intel Agilex вышли в серию

На недавнем вебкасте компания Intel представила процессоры Xeon Scalable 3-го поколения с кодовым именем Ice Lake-SP. Подразделение Programmable Solutions Group (PSG), которое отвечает за FPGA, также поделилось новостями о новом поколении программируемых матриц Intel Agilex, изготавливаемых с применением 1 ... Читать дальше »

1286

Alveo, Xilinx, Azure

Xilinx Alveo U250 доступна в Microsoft Azure

Microsoft Azure использует ускорители центров обработки данных Alveo™ U250 для обеспечения бесперебойной миграции приложений между локальными и облачными системами FPGA-as-a-Service (FaaS), также известной как Azure FPGA Runtime Platform-NP series. Эта ускорительная платформа использует динамический обмен функ ... Читать дальше »

867

CPU, FPGA, oneapi, dpc++, GPU

oneAPI Саммит 2021

Присоединяйтесь к первому саммиту разработчиков oneAPI 2021 года в IWOCL, посвященном oneAPI и Data Parallel C++, предназначенных для разработки ускорителей на архитектурах xPU (CPU, GPU, FPGA и других ). На этой однодневной виртуальной конференции вы услышите от отраслевых и академических спикеров, работающих ... Читать дальше »

1142

FPGA, печатные платы, mentor, вебинар

Ускорение процесса проектирования печатных плат с использованием ПЛИС

Мощность, гибкость и непосредственная доступность ПЛИС привела к тому, что они получили широкое распространение при разработке проектов печатных плат. Очевидно, что благодаря более быстрому выходу на рынок за счет достоинств и высокой производительности, ПЛИС стали перспективной альтернативой по сравнению с более ресурсоемкими IC/ASIC решениями. ... Читать дальше »

1230

ACAP, Xilinx, Versal

Xilinx Versal ACAP на русском

Хочу напомнить, что 25-марта-2021 стартует 2-дневный онлайн семинар на русском по Xilinx Versal ACAP. Часть лекций читают участники нашего чата: Дмитрий Cмехов (@dsmv2011) и Михаил Коробков (@KeisN13) ... Читать дальше »

1136

aldec, do-254, alint

Разработчикам FPGA для бортовых систем: Aldec добавляет 60+ новых правил проверки RTL-кода

Компания Aldec, Inc., один из лидеров в разработке ПО для моделировании VHDL/Verilog и аппаратной верификации проектов FPGA и ASIC, добавила более 60 новых правил HDL в модуль DO-254 программы ALINT-PRO (предназначенной для углубленной проверки качества исходного кода RTL) и внесла несколько улучшений в возможности ... Читать дальше »

1305

FPGA, вебинар, MATLAB, Simulink

Увеличение продуктивности верификации RTL кода в Matlab и Simulink

Проверка RTL кода остается серьезной проблемой в FPGA и ASIC проектах. На этом вебинаре мы увидим, как инженеры с различными навыками могут использовать инструменты MATLAB / Simulink для повышения эффективности и сокращения времени верификации. ... Читать дальше »

1373

FPGA, цос, Начинающим, Vivado

ЦОС на FPGA: простой КИХ фильтр на Veriog

В нашем телеграм чате в последнее время актуальной стала тема цифровой обработки сигналов на ПЛИС. Whitney Knitter c портала hackster.io как будто бы читая наш чат решила написать руководство по разработке простого КИХ фильтра на FPGA с использованием языка Verilog. ... Читать дальше »

1881

FPGA, советы

10 Ошибок при проектировании на FPGA

На портале https://hardwarebee.com/ появилась небольшая заметка, сосредоточенная на 10 ошибках, которые допускают FPGA разработчики при проектировании. ... Читать дальше »

1552

quicklogic, Opensource, simbyflow, Zephyr, FPGA

QuickLogic переоткрывает проектирование на FPGA

Еще одна крайне интересная заметка от Кевина Морриса на портале eejournal.com Здесь Кевин обсуждает одну из опенсорс инициативных компаний QuickLogic - одного из немногих производителей, который идет по пути проектирования с открытым исходным и производящего FPGA со встроенным аппаратным контроллером Arm Cortex-M4 и со сверхнизким потреблением QuickLogic EOS S3. ... Читать дальше »

1623

1-10 11-20 ... 201-210 211-220 221-230 231-240 241-250 ... 711-720 721-724

Чуть больше преимуществ для наших патронов на boosty

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

RTL designer

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Продам платы от QMTech с Альтерой CycloneIV и CycloneV

FPGA программист

FPGA разработчик

Продам FMC-loopback, PCIe-loopback

Инженер разработчик топологии СнК

Инженер верификатор

разработчик ASIC

ПЛИС (FPGA) Верификатор

Случайные статьи

UVM тест таблицы sin/cos

Xilinx VERSAL: монстр с NoC'ом

Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS Часть 2

QuickSilicon: платформа с задачами на разработку RTL

Применение System Generator для моделирования HDL-блоков на примере системы автоматической регулировки усиления

Визуальная отладка OpenCV приложений для Zynq US+ в Xilinx SDK

Искусство отладки FPGA: как сократить срок тестирования за счет грамотной разработки

Обзор научных работ, связанных с FPGA

Стратегии оптимизации HDL-кода и синтезатора нетлиста для FPGA

Демистификация сбросов: синхронные, асинхронные и другие соображения по проектированию... Часть 1

Статистика

Архив новостей из мира FPGA

Последние статьи нашего сообщества

К формальной проверке

ZYNQ SW: EBAZ4205: часть 4 (Vivado 2023)

ZYNQ HW: EBAZ4205: часть 3 (Vivado 2023)

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

Формальная верификация с SymbiYosys

Сага о светодиодах. Часть 4.

Запуск симуляции IP-ядер фирмы GoWiN

QuickSilicon: платформа с задачами на разработку RTL

FPGA openSource tools

Отслеживаем успехи верификации в Obsidian

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite

Мероприятия (состоится )

ПРЕДКОНФЕРЕНЦИИ РОССИЙСКОГО ФОРУМА МИКРОЭЛЕКТРОНИКА 2023

Вебинар (состоится )

GOWIN Semiconductor приглашает на вебинар по i3c .

Мероприятия (состоится )

Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС

Вебинар (состоится )

Двухдневный семинар "Использование приложений видения с KRIA" (день 2)

Вебинар (состоится )

Двухдневный семинар "Использование приложений видения с KRIA" (день 1)

Вебинар (состоится )

Начало работы с UVM

Вебинар (состоится )

Высокоуровневый синтез для исследования архитектуры аппаратного/программного обеспечения для инференса

Вебинар (состоится )

Путь в opensorce инструменты для FPGA

Вебинар (состоится )

Вебинар Understanding Versal

Объявления

RTL designer

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Продам платы от QMTech с Альтерой CycloneIV и CycloneV

FPGA программист

FPGA разработчик

Продам FMC-loopback, PCIe-loopback

Инженер разработчик топологии СнК

Инженер верификатор

разработчик ASIC

ПЛИС (FPGA) Верификатор