Начните статью со страницы мотивации

Разработать устройство размещения задач в кластерном блоке

Автор: nikitainferno

Дата: 23.05.2021 21:15

Категория: Фриланс

333

0

Здравствуйте, задача состоит в том, что бы разработать по технологии ПЛИС устройство размещения задач между процессорами (процессоры условные, просто топология их размещения) по имеющемуся алгоритму (уровень сложности - университетская работа, устройство в серию не пойдет).

Устройство создается по примеру, то есть имеется часть уже готовой схемы (которая сделана на вентилях), нужно кое-что изменить по аналогии. И после промоделировать в Xilinx (или похожем) работу. То есть описать работу устройства с помощью vhdl и промоделировать.

Требования:

  1. На вход устройства подается информация в виде матриц: – матрица смежности; – матрицу расстояний; – матрицу исправности процессоров; – матрицу работоспособности и занятости резервных процессоров; – матрицу исправности межпроцессорных связей.
  2. Устройство должно функционировать на основе алгоритмов планирования переразмещения и реагировать на различные типы отказов, а именно: – отказ внутреннего процессорного модуля; – отказ межпроцессорной связи.
  3. Результатом работы является файл конечной матрицы смежности, матрицы расстояний и матрицы исправности межпроцессорных связей, соответствующей найденному варианту размещения и/или кратчайшего маршрута обхода.
  4. Устройство должно быть промоделировано, построены графики зависимости временной и аппаратной сложности.
  5. Структурная и принципиальная схемы.

Контактная информация:

Всего комментариев : 0
avatar

Последние статьи нашего сообщества

ЦОС

Реализация базовых компонентов ЦОС : Комплексный умножитель

Подробнее

Познавательное

Асинхронный и синхронный сброс: Методы проектирования - часть вторая (раздел 5)

Подробнее

Общее

Асинхронный и синхронный сброс: Методы проектирования - часть вторая (раздел 4)

Подробнее

Общее

Асинхронный и синхронный сброс: Методы проектирования - часть вторая (разделы 1, 2, 3)

Подробнее

Познавательное

Что нового в VHDL 2019?

Подробнее

Познавательное

Введение в EDA Playground

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: часть 2

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: Часть 1

Подробнее

SystemVerilog

UVM тест таблицы sin/cos

Подробнее

Познавательное

FPGA или микроконтроллер: что же выбрать?

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Вебинар: Kria – новый подход к проектированию встраиваемых систем на ПЛИС Xilinx

Подробнее

Вебинар (состоится )

Очередной вебинар от Doulos по основам UVM

Подробнее

Мероприятия (состоится )

Онлайн-конференция Cadence. Проектирование электроники. 8-9 июня

Подробнее

Вебинар (состоится 18 мая 2021)

Вебинар: Внедрение ИИ в EDGE устройства на FPGA Xilinx

Подробнее

Мероприятия (состоится )

Онлайн-конференция для инженеров по встраиваемым системам

Подробнее

Вебинар (состоится 20 и 26 / 05 / 2021)

Проектирование RTL на Haskell/Clash

Подробнее

Мероприятия (состоится )

Конференция «Теоретические и прикладные аспекты разработки устройств на микроконтроллерах и ПЛИС»

Подробнее

Вебинар (состоится )

Выложены материалы вебинара по развертыванию сверточных нейронных сетей на основе ПЛИС Microchip

Подробнее

Вебинар (состоится )

SoM-модули Trenz Electronic для проектирования и производства устройств на ПЛИС Xilinx. Вебинар

Подробнее

Вебинар (состоится )

Вебинар о построении сверточных нейронных сетей на основе ПЛИС Microchip

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку