Разделы сайта

Новости Статьи Доска объявлений

Телеграм чат Live

Выберите категорию

Вебинар [162]

Вебинары по FPGA и языкам проектирования для ПЛИС

Заметка [59]

Небольшие заметки по использованию технологии FPGA/ПЛИС

Руководство [53]

Мероприятия [39]

Семинары, конференции, встречи

Анонсы [20]

Свежие новости и релизы из мира FPGA

Новинки [63]

Новые изделия на базе FPGA

Стрим [5]

Объявления

Случайные статьи

Vivado TCL Xilinx конференция вебинар dsp вакансия ettercap москва Ai lattice СSS КАРТЫ SystemVerilog microblaze Puf оштрафовать CNN 16x1.4.4 скачать Плагин hsv.amx- Голосование педагогическое издание карликовые деревья Cortex Simulink Synopsys zynq-7000 zynqhw Versal cdc MIPI ежик в доме VERILOG cheatsz обучение hls Zynq Minized тренинг ACAP Arty жарче Monk Sezonul 7 Episodul 6 Verification hdl zcu104 efpga Californication S01E04 Aldanma Achronix Alveo Занимательные устройства змеи Декея (LHOP) aldec exostiv Sta временянки редкая порода статический временной анализ vitis камерунская коза Sürgün Aşk microchip gowin Arcsoft WebCam Companion ML #Verilog asic Micromax microsemi antmicro ARM uvm Python Нейронные сети Foxit Reader #syntacore Bırak Beni #cores #ip microzed matlab efinix linux oneapi Верификация отладка Машинное обучение soc начинающим стрим catapult rtl #ASIC git altera fpga fpga programming цос бамбук NEWS Daily

Статистика

Онлайн всего: 5

Гостей: 5

Пользователей: 0

Архив новостей из мира FPGA

Идеальная фигура онлайн, Xilinx, частичная реконфигурация

Частичная реконфигурация: Бесплатный курс на UDEMY

Всего два дня на то, чтобы зарегистрироваться и просмотреть бесплатный курс по частичной реконфигурации от компании LogicTronix!

Курс находится ... Читать дальше »

1669

Чуть больше преимуществ для наших патронов на boosty

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

RTL ASIC дизайнер

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Требуется Инженер-разработчик (FPGA) для разработки нового продукта

Разработчик FPGA (ПЛИС)

Ищем Разработчиков С/Linux

Случайные статьи

Vivado reprorts => report_clock_networks

FPGA начального уровня :: часть 2 :: PUF и структура проекта

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Осваиваем Zynq-7000S с бесплатной отладкой

FSC - FPGA-Systems Challenge

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

Xilinx AXI Stream DMA

Обзор отладок с FPGA :: SP701

Верификация проблем с пересечением тактовых сигналов в ПЛИС с помощью ALINT-PRO

Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS Часть 3

Статистика

Архив новостей из мира FPGA

Последние статьи нашего сообщества

FSC - FPGA-Systems Challenge

Xilinx AXI Stream DMA

К формальной проверке

ZYNQ SW: EBAZ4205: часть 4 (Vivado 2023)

ZYNQ HW: EBAZ4205: часть 3 (Vivado 2023)

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

Формальная верификация с SymbiYosys

Сага о светодиодах. Часть 4.

Запуск симуляции IP-ядер фирмы GoWiN

QuickSilicon: платформа с задачами на разработку RTL

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Вебинар: Автоматизированное регрессионное тестирование для VHDL/Verilog

Вебинар (состоится )

Clock Domain Crossing

Вебинар (состоится )

Статическая и динамическая верификация CDC для IP-блоков на основе AXI4 Stream

Вебинар (состоится )

Разработка и развитие Verilog и SystemVerilog

Мероприятия (состоится )

Глава РАН провёл сессию о государственной политике в сфере электроники

Мероприятия (состоится )

Президент РАН Геннадий Красников открыл юбилейный форум «Микроэлектроника 2024»

Мероприятия (состоится )

Юбилейный Российский форум «Микроэлектроника 2024»: 10 лет развития и успеха!

Вебинар (состоится )

Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite

Мероприятия (состоится )

ПРЕДКОНФЕРЕНЦИИ РОССИЙСКОГО ФОРУМА МИКРОЭЛЕКТРОНИКА 2023

Вебинар (состоится )

GOWIN Semiconductor приглашает на вебинар по i3c .

Объявления

RTL ASIC дизайнер

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Требуется Инженер-разработчик (FPGA) для разработки нового продукта

Разработчик FPGA (ПЛИС)

Ищем Разработчиков С/Linux