DFF-Привет
Телеграм чат Live
Выберите категорию
Вебинар
[158]
Вебинары по FPGA и языкам проектирования для ПЛИС
|
Заметка
[58]
Небольшие заметки по использованию технологии FPGA/ПЛИС
|
Руководство [53] |
Мероприятия
[36]
Семинары, конференции, встречи
|
Анонсы
[19]
Свежие новости и релизы из мира FPGA
|
Новинки
[63]
Новые изделия на базе FPGA
|
Стрим [5] |
Объявления
Случайные статьи
Инструкции к сайту
Правила для первого журнала, полностью посвященного проектированию на FPGA
ПодробнееСреды разработки
Применение System Generator для моделирования HDL-блоков на примере системы автоматической регулировки усиления
ПодробнееПознавательное
Асинхронный и синхронный сброс: Методы проектирования - часть вторая (раздел 5)
ПодробнееАрхив новостей из мира FPGA
Заметка: Ускорение разработки IP с интерфейсом AXI4 в Vivado HLSВ блоге компании Xilinx появилась небольшая заметка, рассказывающая о разработке IP ядер с помощью Vivado HLS, имеющих стандартный интерфейс AX ... Читать дальше » 1107 |
0