Системы помощи водителя (Advanced Driver Assistance Systems (ADAS) ) вносят значительный вклад в повышение автомобильной безопасности. Системы ADAS обеспечивают водителя информацией, помогающей понизить вероятность возникновения ДТП.

Системы ADAS могут быть классифицированы как системы, предоставляющие внешнюю и внутреннюю осведомленность дорожной ситуации. Внешняя осведомленность относится к информированию и обнаружению полос на дорогах или мониторингу слепых зон для водителя. Внутренние системы сосредоточены на получении информации о состоянии самого водителя, например, определяя его усталость. И внутренний и внешние ADAS системы полагаются на системы машинного зрения, реализация которых для различных задач может быть очень вычислительно затратной. Сложные вычисления могут понизить производительность системы в целом, что может привести к возникновению задержки в получении актуальной информации для водителя.

Применение систем с программируемой логикой на основе FPGA позволяет создавать системы с малым уровнем задержки и высокими показателями производительности. Однако, применение стандартных методов разработки, например, на основе OpenCV не может быть использовано из-за высокой стоимости разработки и сроков. Вебинар продемонстрирует как системы ADAS, предназначенные для определения усталости водителя, могут быть разработаны на гетерогенной системе на кристалле Zynq, который объединяет программируемую логику и с процессором(ми) ARM.

Вебинар состоится 22 марта 2018, в 11:00 AM – 12:00 PM (PST)  = 06:00 - 07:00 Мск

Подробнее о вебинаре здесь, р ... Читать дальше »

   Компания КТЦ "Инлайн Груп" - Официальный дистрибьютор и Авторизованный тренинг-партнер Xilinx в России провела для Вас вебинар "Введение в OpenCL и SDAccel".

Вебинар состоялся 21 февраля 2018 в 11:00 (Мск). 
Запись вебинара доступна на youtube

  Среда проектирования SDAccel предназначена для разработки приложений на OpenCL С, С/С++ для гетерогенных систем с реализацией аппаратных ускорителей на Xilinx FPGA. Эта среда позволяет выполнять параллельное программирование как центрального процессора, так и FPGA ускорителей.
Применение платформы SDAccel позволяет повысить производительность гетерогенной системы, и при этом снизить латентность и уменьшить энергопотребление и сократить цикл разработки.
В этом онлайн-семинаре познакомитесь с ключевыми моментами создания аппаратных ускорителей обработки данных:

• OpenCL и Xilinx FPGA
• Среда разработки SDAccel
• Платформы SDAccel

Онлайн-семинар представлен авторизованным центром обучения Xilinx – компанией КТЦ «Инлайн Груп» 

Компания Aldec выпустила документ, рассказывающий об основных ошибках, которые допускают разработчики, когда имеют дело с пересечением тактовых доменов (CDC - Clock Domain Crosing). CDC вызывают наибольшее количество сбоев. Из-за повышающейся сложности и производительности FPGA, влияние ошибок при CDC также увеличивается. В статье рассматриваются вопросы ошибок и их устранение, в случае CDC. Приведены несколько реальных примеров, на которых показаны различные техники работы при пересечении тактовых доменов.  В статье обобщены наиболее важные принципы работы с CDC.

Содержание:

... Читать дальше »

Уважаемые коллеги!

Компания Avnet Silica, при поддержке КТЦ «Инлайн Груп», Макро Групп, приглашает вас на бесплатный  практический курс, ориентированный на новых пользователей продукции фирмы Xilinx, и тех, кто желает закрепить свои навыки в использовании системы на кристалле Zynq. 

Семинар проводится в формате лекция-практическая лабораторная работа.

I. Программа семинара:

• 10.00 - 11.00 Введение в систему на кристалле Zynq
• 11.00 - 12.00 Создание проекта для системы на кристалле Zynq
• 12.00 - 12.45 Конфигурация процессорной системы. Запуск Hello World
• 12.45 - 13.00 Перерыв
• 13.00 - 14.00 Добавление периферии в программируемую логику
• 14.00 - 15.00 Обед
• 15.00 - 16.00 Импорт файлов платформы в Xilinx SDK.
• 16.00 - 16.45 Создание Board Support Package для платформы
• 16.45 - 17.00 Перерыв
• 17.00 - 18.00 Подключение датчика теммпературы к платформе по I2C

II. На семинар желательно принести ноутбук, удовлетворяющий следующим требованиям:

  1. Предустановленная среда Vivado Design Suite - HLx Editions версии 2017.4 (WebPack, Design или System Edition). Страница загрузки: https://www.xilinx.com/support/download.html

  2. Требования Vivado Design Suite - HLx Editions версии 2017.4 к операционной системе и рабочей станции
       ... Читать дальше »

Вебинар "Введение в OpenCL и SDAccel"

   Компания КТЦ "Инлайн Груп" - Официальный дистрибьютор и Авторизованный тренинг-партнер Xilinx в России приглашает Вас на вебинар "Введение в OpenCL и SDAccel".

Вебинар состоится 21 февраля 2018 в 11:00 (Мск). Предварительная регистрация обязательна и выполняется по ссылке.

  Среда проектирования SDAccel предназначена для разработки приложений на OpenCL С, С/С++ для гетерогенных систем с реализацией аппаратных ускорителей на Xilinx FPGA. Эта среда позволяет выполнять параллельное программирование как центрального процессора, так и FPGA ускорителей.
Применение платформы SDAccel позволяет повысить производительность гетерогенной системы, и при этом снизить латентность и уменьшить энергопотребление и сократить цикл разработки.
В этом онлайн-семинаре познакомитесь с ключевыми моментами создания аппаратных ускорителей обработки данных:

• OpenCL и Xilinx FPGA
• Среда разработки SDAccel
• Платформы SDAccel

• Онлайн-семинар представлен авторизованным центром обучения Xilinx – компанией КТЦ «Инлайн Груп» 

ПРОЙТИ РЕГИСТРАЦИЮ НА ВЕБИНАР

 

Доступна для скачивания новая версия Vivado® Design Suite 2017.4.

Что нового?

I. Model Composer

В релиз Vivado® Design Suite 2017.4 включён новый инструмент, который получил название Model Composer, построенный на основе абстрактных моделей (блоков). Model Composer работает на основе MathWorks Simulink и обладает следующими возможностями:

1. Высокий уровень абстракции: Пользователь имеет в своём распоряжении специализированные блоки, предназначенные для работы с векторами и матрицами. Пользователь может создавать проекты (алгоритмы), которые относятся к т.н. frame-based алгоритмам (поточные, кадровые), сохраняя время, затрачиваемое на имплементацию алгоритма в FPGA.

2. Специализированная библиотека блоков, оптимизированная по производительности: Библиотеки Computer Vision (xfOpenCV), Math, Linear Algebra теперь доступны в качестве блоков, что позволят выполнять разработку и моделирование алгоритма в графической среде Simulink

3. Импорт пользовательских блоков: Пользователь может импортировать свои собственные разработки, написанные на HLS C/C++ в виде пользовательских блоков, что позволяет достигнуть гибкости проектирования пользовательских алгоритмов

4. Автоматическая генерация кода: Автоматически генерирование HDL синтезируемого описания оптимизировано с учётом микроархитектуры целевой FPGA. Пользователь может синтезировать разработанный алгоритм в одном из трех вариантов экспорта проекта: Package RTL IP, System Generator for DSP и Vivado HLS.

5. Поддерживаемые версии MATLAB: R2016a, R2016b, R2017a and R2017b.

Больше информации можно найти на стра ... Читать дальше »

     OpenCores - это всем знакомое HW сообщество, на котором выкладываются проекты с открытым исходным кодом. Многие аппаратные (HW) разработчики адаптируют и используют OpenCores в своих проектах и поэтому необходимо, чтобы используемые IP проверялись очень тщательно перед использованием в проектах. Один из таких аспектов проверки - это пересечение тактовых доменов или Clock Domain Crossing (CDC). В этом вебинаре будет показано как выполнять проверку CDC для OpenCores Ethernet MAC IP.

   Проверка CDC требует введения специальных проектных ограничений для синтеза и статического временного анализа. Однако, в подавляющем большинстве случаев, OpenCores IP не содержат этих ограничений. На этом вебинаре будет продемонстрировано полуавтоматическое создание проектных ограничений с использованием маршрута отладки ALINT-PRO CDC. Использование это маршрута отладки позволяет разработчикам выявить проблемы CDC, создавая и проверяя проектные временные ограничения для текущей разработки.

 Программа вебинара:

• Обзор CDC ошибок в проекте
• Краткий обзор OpenCores Minimac IP
• Подготовка Minimac IP для CDC анализа
• Запуск Default LINT анализа для определения качества IP
• Создание проектных ограничений для CDC анализа
• Запуск CDC проверки и анализ результатов
• ALINT-PRO CDC анализ Live Demo
• Заключение
• Ответы на вопросы

Дата проведения вебинара 16 Ноября

Время проведения вебинара 3:00 PM – 4:00 PM (CET)  - 17:00 - 18:00 Мск.

Узнать подробнее о мероприятии можно здесь и пройти регистрацию  ... Читать дальше »

Новый отладочный комплект Xilinx Virtex UltraScale+ FPGA VCU1525 

Кодовое название (по типу охлаждения):       DK-U1-VCU1525-P-G - пассивное      DK-U1-VCU1525-A-G - активное Срок поставки и стоимость: по запросу Семейство: Virtex UltraScale+

Описание продукта

   Отладочный комплект VCU1525 является идеальным решением для разработчиков приложений для дата центров, дающий возможность использовать все преимущества кристаллов семейства Virtex® UltraScale+™.  Отладочный комплекс VCU1525 доступен в облаке и локально с необходимыми фреймворками, библитотека ... Читать дальше »

Запись вебинара "Методология проектирования Xilinx UltraFast"

   Компания КТЦ "Инлайн Груп" - Официальный дистрибьютор и Авторизованный тренинг-партнер Xilinx в России провела для Вас вебинар "Методология проектирования Xilinx UltraFast", который состоялся ранее 26 октября в 11:00 (Мск). 

   Просмотреть запись вебинара Вы может, пройдя по ссылке

   Методология проектирования Xilinx® UltraFast™ - это набор методических рекомендаций, предназначенных для упрощения процесса проектирования на современных программируемых логических интегральных схемах. Размер и сложность проектов требуют выполнения определённых шагов и задач для обеспечения успеха на каждом этапе проектирования. Следуя этим шагам и придерживаясь рекомендациям, вы сможете быстро и эффективно достичь желаемых результатов.

В этом онлайн-семинаре рассматриваются ключевые аспекты методологии проектирования Xilinx UltraFast

• Планирование и создание проекта
• Имплементация
• Достижение требований по быстродействию

   Cocotb  это специализированный набор утилит построенный на принципах Co-simulation для выполнения верификации  RTL Verilog/VHDL проектов c использованием языка Python. Это программное обеспечение с открытым исходным кодом, доступным на Git-hub, в котором используются те же самые подходы к функциональной верификации, подобно библиотеке UVM, однако имплементированном на Python.

   В этом вебинаре будет представлена Cocotb, и рассказано, как Cocotb может обеспечить значительную экономию времени на разработку, содействовать повторному использованию кода и в конечном итоге сократить время выхода проекта на рынок и общую стоимость разработки

Узнать подробнее можно здесь и пройти регистрацию здесь.