В разделе материалов: 45
Показано материалов: 1-10
Страницы: 1 2 3 4 5 »

Ранее мы рассматривали то, как мы можем использовать Vitis для встроенных систем на Zynq и Zynq MPSoC.
Другим важным аспектом Vitis является возможность создать платформенное решение, которое включает в себя различные элементы обработки в PS и даже в PL.
Сегодня мы рассмотрим, как мы можем использовать Vitis для разработки платформенного решения на Zynq, которое использует и Cortex A9 в PS, и MicroBlaze в PL. Нашей целевой платой будет MicroZed 7020.
Создание нового проекта
Первое, что нам нужно сделать, это создать новый проект, ориентированный на MicroZed 7020. После создания проекта следующим шагом будет создание блок-схемы и добавление в неё Zynq PS. 

Microblaze | Просмотров: 32 | Добавил: dvorozhbit | Дата: 26.01.2020 | Комментарии (0)

В данной статье рассмотрен один из способов вывода на экран изображения в SDK для отладки OpenCV приложения

 
Xilinx SDK | Просмотров: 168 | Добавил: ko4et | Дата: 03.12.2019 | Комментарии (0)

Безумию все возрасты покорны

При проектировании каких-либо модулей на ПЛИС невольно иногда приходит в голову мысль о не совсем стандартном использовании самой среды проектирования  и инструментов, которые она предоставляет для проектирования. В этой небольшой заметке мы рассмотрим, как с помощью инструмента управления средой, реализованного на Tcl, мы можем буквально рисовать на ПЛИС фотографии, картины, портреты и мемасики.
Такой необычный «маршрут проектирования» был реализован еще полтора года тому назад, но вот только сейчас пришла мысль оформить его в виде заметки, в которой имеется небольшая практика применения Tcl скриптов для управления средой проектирования, в данном случае Vivado. Однако при небольших доработках все легко может быть адаптировано под другие среды разработки, например Qaurtus II.
  
Скачать статью в формате PDF 

Вам доступна статья в формате PDF
 

Прочее | Просмотров: 490 | Добавил: KeisN13 | Дата: 29.11.2019 | Комментарии (3)

Аннотация

Интерфейс MIPI сегодня становится всё более популярным интерфейсом для подключения камер и дисплеев. По этой причине всё больше отладочных комплектов на основе FPGA содержат на борту соединители интерфейса MIPI – как для подключения камер(ы) и дисплея(ев). Для того чтобы начать работать с новой технологией или просто посмотреть что она собой представляет разработчики пытаются отыскать на просторах интернета подходящее руководство, в котором были бы описаны соответствующие нюансы работы. С одной стороны тестовый пример должен достаточно просто подниматься на отладочном комплекте, а с другой стороны давать достаточно простое и широкое понимание происходящего в этом тестовом примере. Цель статьи – показать, как начать работать с интерфейсом MIPI используя одну из новейших отладок от Xilinx – SP701, камеру с интерфейсом MIPI от компании Digilent PCAM-5C и среду разработки Vivado+VITIS(SDK) от компании Xilinx 
Прочее | Просмотров: 238 | Добавил: KeisN13 | Дата: 26.11.2019 | Комментарии (0)

Продолжаем работу над проектом по развёртыванию интерфейса SPI на ПЛИС. Сегодня мы с Вами обсудим варианты реализации интерфейса.
Интерфейсы | Просмотров: 649 | Добавил: KeisN13 | Дата: 15.10.2019 | Комментарии (0)

Здравствуйте друзья. C вами проект FPGA-systems.ru.

Один из подписчиков попросил нас рассказать о разработке интерфейса SPI на ПЛИС. Ну что ж, не оставим его просьбу без ответа.

Интерфейсы | Просмотров: 608 | Добавил: KeisN13 | Дата: 03.10.2019 | Комментарии (0)

Продолжение руководства по работе Vivado Eco Flow
Xilinx Vivado | Просмотров: 264 | Добавил: KeisN13 | Дата: 27.09.2019 | Комментарии (0)

В статье рассмотрен режим работы Vivado, позволяющий вносить изменения в проект на уровне редактирования списка соединений (в дальнейшем – нетлиста). Описаны как сам режим ECO, так и некоторые нюансы, которые появляются во время работы в нём. Приведён демонстрационный пример и описана полная последовательность действий для получения результата, в работоспособности которой может убедиться каждый желающий. Статья будет полезна для «общего развития» FPGA-разработчикам, а особенно — тем, кто часто отлаживает проекты в Logic Analyzer. Надеюсь, работа в этом режиме вызовет интерес у разработчиков, работающих с большими кристаллами, время компиляции в которых может достигать часов (а то и десятков часов), поскольку в этом режиме время, затрачиваемое на имплементацию, при внесении изменений в нетлист может сократиться до буквально пары минут.

 

 
Xilinx Vivado | Просмотров: 331 | Добавил: KeisN13 | Дата: 27.09.2019 | Комментарии (0)

В этой части будут показаны основные шаги необходимые для запуска и работы разработанной в прошлых частях системы [1, 2]. Будет показано, как можно использовать API, которое автоматически генерируется для IP-блоков с интерфейсом AXI4-Lite.
 
High Level Synthesis | Просмотров: 884 | Добавил: PointPas | Дата: 19.09.2019 | Комментарии (0)

В этой части будут описаны основные шаги для создания блок дизайна (работа в IP Integrator) для разработанных ранее IP-блоков в среде Vivado HLS [1]. Интеграция будет производится для системы-на-кристалле ZYNQ-7000, а конкретно для Zynq установленного  на плате MiniZed [2, 3]. 

High Level Synthesis | Просмотров: 348 | Добавил: PointPas | Дата: 10.09.2019 | Комментарии (0)