Главная » Статьи » Xilinx

В разделе материалов: 14
Показано материалов: 1-10
Страницы: 1 2 »

В данном материале кратко изложена история о нетривиальной проблеме с имплементацией контроллера памяти LPDDR2 Xilinx 7 Series MIS.
Xilinx Vivado | Просмотров: 48 | Добавил: alexeyshashkov | Дата: 14.01.2019 | Комментарии (0)

В этом видео мы продолжаем разрабатывать HDL код для физически неклонируемой функции Arbiter PUF. Сегодня мы спроектируем линию задержки, основой которой послужит разработанный на прошлом занятии мультиплексор.
Видеоуроки | Просмотров: 20 | Добавил: KeisN13 | Дата: 12.01.2019 | Комментарии (0)

Здравствуйте друзья. C вами проект http://fpga-systems.ru. Мы продолжаем курс по проектированию на FPGA для разработчиков начального уровня.

В этом видео мы приступаем к разработке HDL кода и реализуем один из самых простых компонентов Arbiter PUF - мультиплексор. 
Мы подробно проходим по каждому этапу проектирования: начиная от создания каталога и проекта в среде Xilinx Vivado и заканчивая анализом результатов синтеза.
Разработка ведется как на VHDL так и на Verilog, поэтому ни кто не останется в обиде. В целом всё очень схоже, в чём Вы сами сможете убедиться.
Видеоуроки | Просмотров: 32 | Добавил: KeisN13 | Дата: 06.01.2019 | Комментарии (0)

Здравствуйте друзья. Мы продолжаем курс лекций по проектированию на FPGA для разработчиков начального уровня. Сегодня мы с Вами рассмотрим что такое физически неклонируемая функция и обсудим структуру предстоящего проекта.
Видеоуроки | Просмотров: 25 | Добавил: TestUser_0 | Дата: 04.01.2019 | Комментарии (0)

Здравствуйте друзья. Представляем Вам курс по проектированию на FPGA для разработчиков начального уровня.
 

alt

Видеоуроки | Просмотров: 45 | Добавил: KeisN13 | Дата: 02.01.2019 | Комментарии (0)

  Продолжение статьи "Читаем ДНК ПЛИС"

Xilinx primitives | Просмотров: 927 | Добавил: KeisN13 | Дата: 17.11.2017 | Комментарии (0)

 В этой статье рассмотрен аппаратный блок DNA_PORT ПЛИС Xilinx, который хранит уникальный номер FPGA, способный помочь Вам защитить Ваши проекты от копирования и вести учёт версий и отдельных копий прошивки. Использованный демонстрационный проект собран с помощью IP Integrator, который, начиная с версии Vivado 2017.1, поддерживает схемотехническое соединение модулей, написанных на SystemVerilog, Verilog и VHDL. Приведены полное описание модуля DNA_PORT, пошаговая инструкция по сборке проекта, результаты его поведенческого моделирования и аппаратной проверки, выполненной с помощью Logic Analyzer.

 

Xilinx primitives | Просмотров: 1464 | Добавил: KeisN13 | Дата: 16.11.2017 | Комментарии (0)

Рассматриваем и разбираем отчёты Vivado. Эта статья посвящена report_clock_networks

 

Xilinx Vivado | Просмотров: 649 | Добавил: KeisN13 | Дата: 08.11.2017 | Комментарии (0)

   В этой статье описаны варианты создания загрузочного файла для FLASH выполняющего запуск MicroBlaze при включении питания.

Microblaze | Просмотров: 1232 | Добавил: KeisN13 | Дата: 08.11.2017 | Комментарии (3)

Рассматриваем и разбираем отчёты Vivado. Эта статья посвящена report_clock_interaction.

Xilinx Vivado | Просмотров: 703 | Добавил: KeisN13 | Дата: 21.10.2017 | Комментарии (2)

1-10 11-14