Главная » Статьи » Xilinx » High Level Synthesis

В категории материалов: 3
Показано материалов: 1-3

Сортировать по: Дате · Названию · Рейтингу · Комментариям · Просмотрам
В этой части будут показаны основные шаги необходимые для запуска и работы разработанной в прошлых частях системы [1, 2]. Будет показано, как можно использовать API, которое автоматически генерируется для IP-блоков с интерфейсом AXI4-Lite.
 
High Level Synthesis | Просмотров: 132 | Добавил: PointPas | Дата: 19.09.2019 | Комментарии (0)

В этой части будут описаны основные шаги для создания блок дизайна (работа в IP Integrator) для разработанных ранее IP-блоков в среде Vivado HLS [1]. Интеграция будет производится для системы-на-кристалле ZYNQ-7000, а конкретно для Zynq установленного  на плате MiniZed [2, 3]. 

High Level Synthesis | Просмотров: 183 | Добавил: PointPas | Дата: 10.09.2019 | Комментарии (0)

Аннотация

Представляем Вам серию небольших руководств для тех, кто хочет сделать собственный IP-блок для FPGA (фирмы Xilinx) с помощью инструментов выскоуровнего синтеза HLS (High Level Synthesis). Ниже по порядку будут описаны основные шаги такой разработки. В качестве примера будет разработан простейший ШИМ с управлением по шине AXI4-Lite, который будет изменять яркость светодиода на отладочной плате MiniZed.

High Level Synthesis | Просмотров: 206 | Добавил: PointPas | Дата: 29.08.2019 | Комментарии (0)