Выберите категорию
|
Вебинар [162]
Вебинары по FPGA и языкам проектирования для ПЛИС
|
|
Заметка [59]
Небольшие заметки по использованию технологии FPGA/ПЛИС
|
| Руководство [53] |
|
Мероприятия [39]
Семинары, конференции, встречи
|
|
Анонсы [20]
Свежие новости и релизы из мира FPGA
|
|
Новинки [63]
Новые изделия на базе FPGA
|
| Стрим [5] |
Объявления
Случайные статьи
High Level Synthesis
Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS. Часть 1
Подробнее
Статистика
Архив новостей из мира FPGA
Вебинар: Автоматизированное регрессионное тестирование для VHDL/Verilog
Современные проекты FPGA используют два режима тестирования: быстрые повторные запуски отдельного тестового случая, провалившегося в процессе разработки, и полные регрессионные тесты перед ключевыми этапами проекта. Случайные скрипты редко подходят обоим режимам: списки файлов, порядок компиляции и перечни тестов постепенно расходятся друг с другом, что делает непрерывную интеграцию ненадежной и трудоемкой. Инструмент HDLRegression объединяет оба подхода благодаря единственному драйверу на Python, выполняющему всю компиляцию, управление симулятором и автоматическое построение и администрирование набора тестов, позволяя мгновенно переключаться между целенаправленными повторениями отдельных тестов и полной ночной регрессией.
... Читать дальше »
231
Третий номер FPGA журнала доступен для прочтения FSM::№ Gamma :: state_2
Третий номер народного FPGA / RTL / Verification журнала всё же был успешно свёрстан и теперь доступен для скачивания!
Читайте, распространяйте, пишите :)
16 статей, 100+ страниц полезной информации по ПЛИС и всего, что около ПЛИС.
Доступен к скачиванию на странице ... Читать дальше »
560
0
Вебинар-туториал "how to manage an HDL Vivado repository on git using Hog"
Проект Hog: HDL on git является методологией, разработанной и поддерживаемой ЦЕРНом для ведения hdl-проектов на гите. 11 марта состоится вебинар, повященный введению в данную тематику. Зарегистрироваться и принять участие можно по ссылке: https://indico.cern.ch/ev ... Читать дальше »
1979
0
Компания Analog Devices поглотила производителя eFPGA - компанию FlexLogix
Компания Analog Devices поглотила производителя eFPGA - компанию FlexLogix (а производителей eFPGA на рынке раз-два и обчелся)
...
Читать дальше »
3141
0
Clock Domain Crossing
The primary goal in safely implementing any IC or FPGA project is to achieve a synchronous design. This implies that the relationship of all c ... Читать дальше »
3076
0
Повышение производительности верификации с помощью Questa Verification IQ.
Это занятие будет посвящено изучению Questa Verification IQ (VIQ) - следующего поколения решений для верификации от компании Siemens EDA. VIQ революционизирует процесс верификации благодаря предоставлению передовых аналитических инструментов, улучшенной совместной работе и всеобъемлющей прослеживаемости. Используя И ... Читать дальше »
2858
0
Вредоносные атаки с внедрением ошибок в FPGA
В статье обсуждается новая методика атак с использованием ошибок, направленных на программируемые логические интегральные схемы (ПЛИС), особенно в процессе частичной реконфигурации в облачных средах. По мере того как ПЛИС всё шире интегрируются в инфраструктуры облачных вычислений для задач вроде ускорения искусстве ... Читать дальше »
2937
0
Статическая и динамическая верификация CDC для IP-блоков на основе AXI4 Stream
Протокол AXI4 Stream используется как стандартный интерфейс для обмена данными между подключенными IP-блоками внутри проектов FPGA. Для пересечения тактовых доменов AXI4 Stream использует коммутаторы, способные передавать данные в другой асинхронный тактовый домен. Альтернативным решением является двухпортовый AXI4 ... Читать дальше »
3272
0
Разработка и развитие Verilog и SystemVerilog
SystemVerilog - это Verilog нового поколения с модным маркетинговым названием. В SystemVerilog использованы многие возможности других языков и методологий. Возможности на основе классов, ограниченное выборочное тестирование (CRT) и функциональный охват были добавлены в SystemVerilog и включены в Универсальную методо ... Читать дальше »
3481
0
Глава РАН провёл сессию о государственной политике в сфере электроники
Академик Геннадий Красников выступил модератором пленарного заседания в ходе второго дня Российского форума «Микроэлектроника 2024».
Открывая заседание, глава РАН подчеркнул, что практически все предложения, озвученные в ... Читать дальше »
3333
0
Последние статьи нашего сообщества
Познавательное
Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA
Подробнее
Календарь актуальных событий и мероприятий
Вебинар (состоится )
Вебинар: Автоматизированное регрессионное тестирование для VHDL/Verilog
Подробнее
Вебинар (состоится )
Статическая и динамическая верификация CDC для IP-блоков на основе AXI4 Stream
Подробнее
Мероприятия (состоится )
Глава РАН провёл сессию о государственной политике в сфере электроники
ПодробнееМероприятия (состоится )
Президент РАН Геннадий Красников открыл юбилейный форум «Микроэлектроника 2024»
Подробнее
Мероприятия (состоится )
Юбилейный Российский форум «Микроэлектроника 2024»: 10 лет развития и успеха!
Подробнее
Вебинар (состоится )
Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite
Подробнее
FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку
0