Архив новостей из мира FPGA
Вебинар: Новые особенности библиотеки верификации UVVM
Верификация один из самых ответственных и трудоёмких этапов разработки на ПЛИС. Однако, затрачиваемые на неё усилия могут быть значительно ниже при правильно разработанном тестовом окружении testbench. UVVM - Universal VHDL Verification Methodology - один из инструментов, помогающих построить корректное тестовое окр ... Читать дальше »
1688 |
0