DFF-Привет
Телеграм чат Live
Выберите категорию
Вебинар
[158]
Вебинары по FPGA и языкам проектирования для ПЛИС
|
Заметка
[58]
Небольшие заметки по использованию технологии FPGA/ПЛИС
|
Руководство [53] |
Мероприятия
[36]
Семинары, конференции, встречи
|
Анонсы
[19]
Свежие новости и релизы из мира FPGA
|
Новинки
[63]
Новые изделия на базе FPGA
|
Стрим [5] |
Объявления
Случайные статьи
High Level Synthesis
Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS. Часть 1
ПодробнееHigh Level Synthesis
Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS
ПодробнееЕсть мнение
InnovateFPGA: как конъюнктура и следование ложным трендам угробили один из лучших конкурсов по разработке на ПЛИС
ПодробнееИнструкции к сайту
Правила для первого журнала, полностью посвященного проектированию на FPGA
ПодробнееАрхив новостей из мира FPGA
Вебинар: Новые особенности библиотеки верификации UVVM
Верификация один из самых ответственных и трудоёмких этапов разработки на ПЛИС. Однако, затрачиваемые на неё усилия могут быть значительно ниже при правильно разработанном тестовом окружении testbench. UVVM - Universal VHDL Verification Methodology - один из инструментов, помогающих построить корректное тестовое окр ... Читать дальше » 1295 |
0