Архив новостей из мира FPGA

Xilinx Pynq Python

Запись: Xilinx / Python и Edge

В этом докладе, идёт речь о PYNQ - проект с открытым исходным кодом от компании Xilinx воплощающий в жизнь возможность управлять FPGA модулями с помощью Python. PYNQ это полностью программируемая платформа для EDGE приложений, которая сочетает преимущества Raspberry Pi, Arduino и программируемые логические устройства н ... Читать дальше »

230

0

Поддержим начинающих разработчиков ПЛИС

Мы продолжаем поддерживать начинающих разработчиков ПЛИС и сегодня еще одна отладка Minized нашла своего инженера.

exor gigasom

Мероприятие: Tiny Gigasom - Intel Atom + Cyclone 10: Использование модуля для встраиваемых Edge приложений

Компании EXOR Embedded, Intel и Arrow проведут 21 июля полноценное онлайн-мероприятие, чтобы познакомить Вас с EXOR GigaSOM gS01, небольшой системой на модуле (SOM) размером 81,6 x 54 мм (3,2 x 2,1 дюйма), которая сочетает в себе вычислительные возможности многоядерного процессора Intel® Atom® SoC с ПЛИС Int ... Читать дальше »

244

0

Arty s7

Заметка: 5 проектов для Вашей Arty

Вы начинающий разработчик на ПЛИС и ищите новые идеи для Ваших проектов? Вот Вам несколько интересных идей, воплощённых на отладках серии Arty от компании Digilent. 

В этой ... Читать дальше »

447

0

Запись вебинара: From Simulink to High-Quality RTL using High-Level Synthesis — The Design Methodology

На сайте mentor.com доступна запись интересного вебинара который посвящён формированию RTL кода из модели Simulink. Запись семинара доступна после небольшой регистрации:  ... Читать дальше »

202

0

Последние статьи нашего сообщества

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее

High Level Synthesis

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Подробнее

High Level Synthesis

Сможет ли HLS код побить HDL по производительности?

Подробнее

Vunit

Проведение тестирования проекта с помощью VUnit

Подробнее

Познавательное

Разработка на FPGA – Хорошая, плохая и отторгающая

Подробнее

Microblaze

Создание многопроцессорной системы в Vitis: Zynq + MicroBlaze

Подробнее

Обзор

Китай, GOWIN, АО "Восток", ПЛИС - лучше меньше, да лучше!

Подробнее

Среды разработки

Создание пользовательского IP-ядра в Qsys/Platform Designer

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится 28.10.2020)

Написание структурированных тестбенчей на VHDL

Подробнее

Вебинар (состоится 17-19.11.2020)

Виртуальная конференция 'Функциональная безопасность'

Подробнее

Вебинар (состоится )

Вебинар: презентация HLS решений для ASIC/FPGA от компании Silexica

Подробнее

Вебинар (состоится 20.10.2020)

Вебинар: продукция компании GoWin

Подробнее

Вебинар (состоится )

Вебинар: Констрейнты и рекомендации по проектированию для FPGA от Synopsys

Подробнее

Вебинар (состоится )

Верификация IP-ядра PCIe в FPGA-симуляторе Riviera-PRO

Подробнее

Вебинар (состоится )

Вебинар: Введение в решения по машинному обучению от Gowin

Подробнее

Вебинар (состоится )

Вебинар: Построение систем видеообработки на ПЛИС Intel

Подробнее

Вебинар (состоится )

Онлайн конференция: CadenceCONNECT

Подробнее

Вебинар (состоится )

Вебинар: Презентация инструментов для верификации процессорных ядер на базе RISC-V

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку