Архив новостей из мира FPGA
Повышение производительности разработки с Vivado и SystemVerilog
Несмотря на то, что SystemVerilog, наиболее широко используется для верификации, он также содержит много функций, непосредственно относящихся к синтезируемому подмножеству, которое можно перенести на FPGA. На этом вебинаре мы рассмотрим особенности синтеза RTL, написанного на SystemVerilog, в пакете ... Читать дальше » 1328 Новые возможности VHDL2019
Язык описания аппаратуры “VHDL” получил два основных обновления в декабре 2019 года. Ассоциация стандартов IEEE выпустила последнюю версию VHDL с большим количеством новых функций. Язык подвергся небольшой "чистке", получил новые API для работы с датами, файлами или каталогами, а такж ... Читать дальше » 1338 1 |
0