Выберите категорию
| Вебинар [161] |
| Заметка [59] |
| Руководство [53] |
| Мероприятия [39] |
| Анонсы [20] |
| Новинки [63] |
| Стрим [5] |
Объявления
Случайные статьи
Статистика
Архив новостей из мира FPGA
Запись вебинара: From Simulink to High-Quality RTL using High-Level Synthesis — The Design Methodology
На сайте mentor.com доступна запись интересного вебинара который посвящён формированию RTL кода из модели Simulink. Запись семинара доступна после небольшой регистрации: ... Читать дальше »
1216
Заметка: Основные изменения и нововведения в свежем релизе Xilinx Vivado Design Suite 2020.1
Не так давно состоялся релиз основного ПО от компании Xilinx - это Vitis и Vivado 2020.1
В Vivado появилось несколько новых интересных инструментов для ускорения и упрощения работы на ПЛИС. Также к анонсу на сайте Xilinx появилась небольшая
...
Читать дальше »
1374
0
Наука: Материалы и доклады конференции МЭС-2020
Проходящая в заочном формате конференция МЭС-2020 может порадовать разработчиков микроэлектронных изделий доступом к докладам конференции. Катсти, доклады для конференции принимаются до 15 июля.
С
...
Читать дальше »
1173
0
Вебинар: Повышение скорости разработки печатных плат содержащих FPGA
Современные системы требуют современных инструментов оптимизации портов ввода-вывода FPGA, которые бы позволяли быстро выполнять замену контактов (pin swapping) и оптимизацию портов ввода-вывода в рамках процесса проектирования печатных плат.
Дело в том, что отсутствие или плохая оптим
...
Читать дальше »
1309
0
Конференция по автоматизации проектирования (DAC) 2020 в формате онлайн
В очередной раз инженеры Aldec со всего мира соберутся на DAC, чтобы предложить бесплатные подробные технические демонстрации посетителям конференции. Каждая из этих демонстраций будет бесплатно доступна во время работы DAC в режиме онлайн.
...
Читать дальше »
1136
0
Вебинар: Уменьшение времени отладки FPGA проектов с помощью SmartDebug Tool от Microchip
SmartDebug - это лучший в отрасли набор инструментов отладки FPGA, позволяющий проводить динамическое тестирование целостности сигнала в реальном времени и отладку ПЛИС, памяти и трансиверов без использования внутреннего логического анализатора (ILA). Он предлагает гибкость для изменения точек зондирования на лету без ... Читать дальше »
1143
0
Статья: Lattice запускает Certus-NX
На портале EE Journal появилась очередная статья моего наиболее любимого автора - Кевина Морриса. На этот раз mr.Morris прошёлся по новому семейству ПЛИС от компании Lattice - семейству Certus-NX.
В
...
Читать дальше »
1274
0
Стрим: Microchip - Скажи привет FPGA
А Вы знали, что у компании Microchip есть FPGA и SoC? Если Вы следите за новостями из мира ПЛИС, то наверняка знали. Однако, Microchip как-то не очень часто проводит мероприятия, пускай даже и виртуальные, по направлению FPGA/SoC. И вот, 15 июля в 19:00 (МСК) состоится живой стрим на ... Читать дальше »
1362
0
Руководство: Отладка софт-процессоров ARM Cortex-M1 и Cortex-M3 на FPGA
На портале hackster.io появилось новое руководство от Адама Тейлора, в котором он описывает процесс конфигурирования и отладки софт-процессора ARM Cortex-M1 с помощью вн ... Читать дальше »
1599
1
Adaptive Computing Challenge: конкурс от Xilinx
Компания Xilinx совместно с Hackster.io приглашает к участию в конкурсе разработок. Участникам предлагается разработать решение по ускорению высокопроизводительных вычислений с использованием инструментов Vitis/Vitis AI. Участникам предлагается на выбор три направления: видеообработка, адаптивное ускор ... Читать дальше »
1128
0
0