Архив новостей из мира FPGA

Как защитить RTL код от взлома по стандарту IEEE 1735 в Intel® Quartus® Prime Pro

После Intel'ификации количество отличных видео от синего альянса по FPGA возросло, что не может не радовать всех нас.

1628

0

Открытый семинар «Open source проекты как инженерные разработки на примере компании «Инструментальные Системы»

В настоящее время на рынок разработки высокоинтеллектуальных систем по цифровой обработке сигналов переживает подъем. Это же касается и России. Одной из российских компаний, которая разрабатывает и производит устройства на основе современных АЦП, ЦАП, ПЛИС и сигнальных процессоров является компания «Инструментальные Системы». Особенностью ее стратегии является то, что ряд проектов созданных ее сотрудниками опубликован как open source, что способствует развитию данной отрасли и использованию этих наработок как другими разработчиками, так и в академической среде. В рамках научного семинара УЛ САПР будет проведен обзор наиболее интересных и важных проектов компании «Инструментальные Системы». Будут представлены основные свойства проектов и их место в цифровой обработке сигналов.

Семинар будет интересен как специалистам в области проектирования на ПЛИС и ЦОС, так и студентам инженерных специальностей.

... Читать дальше »

2106

1

FPGA начального уровня :: Часть 4 :: Сборка процессорной системы на MicroBlaze

Здравствуйте друзья. С вами проект FPGA-Systems.ru. Мы продолжаем курс лекций по проектированию на FPGA для разработчиков начального уровня. Сегодня, в 4-ой части нашего видеокурса, мы с Вами приступим с сборке процессорной системы на ... Читать дальше »

1725

0

Что нового в 2018.3 - встроенное программное обеспечение и инструменты

В презентации рассматриваются новые возможности и обновления встроенных программных средств и инфраструктуры для 2018.3. Затронутые темы включают усовершенствования PetaLinux, обновления для Linux и U-Boot и обновления для MicroBlaze.
... Читать дальше »

1602

0

Xilinx демонстрирует 58G GTM трансиверы

Демонстрация 100G Ethernet, запущенного на двух трансиверах GTM 58G  в кристалле Virtex® UltraScale+™

1728

0

Начало работы с bsp в OpenCl SDK

Intel FPGA опубликовало видео, в котором рассказывается как начать работу с пакетом поддержки BSP (board support package) для OpenCL, поставляемым вместе с Intel OpenCL SDK. Рассматривается структура каталогов BSP.  Видео будет полезно тем, кто хочет создать свой собственный BSP или тем кто хочет разобраться ... Читать дальше »

1870

0

Вебинар: Обзор IP-ядра Partial Reconfiguration Controller от Xilinx.

Компания МакроГрупп проводит вебинар 22 января в 10:00 и 23 января в 14:00 по использованию IP-ядрa от Xilinx – Partial  Reconfiguration Controller.

План вебинара:

• Общее описание IP ядра «Partial Reconfiguration Controller»
  • Производительность и занима ... Читать дальше »
    

    1588

    

    0

Aldec сокращает время на прототипирование ASIC

Aldec -  пионер в смешанном моделировании на языках  HDL и аппаратной проверке для разработки ASIC и проектов на FPGA, представила новый релиз  HES-DVM™ ... Читать дальше »

1574

0