Разделы сайта

Новости Статьи Доска объявлений

Телеграм чат Live

Выберите категорию

Вебинар [158]

Вебинары по FPGA и языкам проектирования для ПЛИС

Заметка [58]

Небольшие заметки по использованию технологии FPGA/ПЛИС

Руководство [53]

Мероприятия [37]

Семинары, конференции, встречи

Анонсы [19]

Свежие новости и релизы из мира FPGA

Новинки [63]

Новые изделия на базе FPGA

Стрим [5]

Объявления

Случайные статьи

Vivado tcl Xilinx конференция вебинар dsp вакансия работа москва AI lattice intel systemverilog microblaze PUF Intel FPGA CNN VHDL семинар FPGA Questa Simulink Synopsys zynq-7000 zynqhw Versal cdc MIPI sp701 verilog Altera обучение hls Zynq Minized тренинг ACAP arty воркшоп netlist ПЛИС Verification hdl zcu104 pynq efpga Ethernet agilex Achronix Alveo отладочные платы spartan-7 adam taylor aldec sta static timing analysis временянки статический временной анализ vitis spi #RTL ultra96 microchip polarfire gowin ии ML #Verilog silexica asic profpga microsemi risc-v Arm uvm Vitis AI Python нейронные сети #syntacore #RISC-V microzed MATLAB efinix Linux oneapi Ultrascale верификация Отладка машинное обучение soc Начинающим СТРИМ RTL plc2 #ASIC quicklogic Git altera fpga цос Clock

Статистика

Онлайн всего: 3

Гостей: 3

Пользователей: 0

Архив новостей из мира FPGA

« 1 2 ... 68 69 70 71 72 73 »

microblaze, ip integrator, Vivado, PUF, Xilinx

FPGA начального уровня :: Часть 4 :: Сборка процессорной системы на MicroBlaze

Здравствуйте друзья. С вами проект FPGA-Systems.ru. Мы продолжаем курс лекций по проектированию на FPGA для разработчиков начального уровня. Сегодня, в 4-ой части нашего видеокурса, мы с Вами приступим с сборке процессорной системы на ... Читать дальше »

1452

Xilinx

Что нового в 2018.3 - встроенное программное обеспечение и инструменты

В презентации рассматриваются новые возможности и обновления встроенных программных средств и инфраструктуры для 2018.3. Затронутые темы включают усовершенствования PetaLinux, обновления для Linux и U-Boot и обновления для MicroBlaze.
... Читать дальше »

1350

58G, Xilinx

Xilinx демонстрирует 58G GTM трансиверы

Демонстрация 100G Ethernet, запущенного на двух трансиверах GTM 58G в кристалле Virtex® UltraScale+™

1372

intel, opencl sdk

Начало работы с bsp в OpenCl SDK

Intel FPGA опубликовало видео, в котором рассказывается как начать работу с пакетом поддержки BSP (board support package) для OpenCL, поставляемым вместе с Intel OpenCL SDK. Рассматривается структура каталогов BSP. Видео будет полезно тем, кто хочет создать свой собственный BSP или тем кто хочет разобраться ... Читать дальше »

1484

вебинар, Xilinx

Вебинар: Обзор IP-ядра Partial Reconfiguration Controller от Xilinx.

Компания МакроГрупп проводит вебинар 22 января в 10:00 и 23 января в 14:00 по использованию IP-ядрa от Xilinx – Partial Reconfiguration Controller.

План вебинара:

Общее описание IP ядра «Partial Reconfiguration Controller»
- Производительность и занима ... Читать дальше »
  
  1349
  
  0

Aldec сокращает время на прототипирование ASIC

Aldec - пионер в смешанном моделировании на языках HDL и аппаратной проверке для разработки ASIC и проектов на FPGA, представила новый релиз HES-DVM™ ... Читать дальше »

1279

intel, Книги

Бесплатная книга от Intel по FPGA

Компания Intel выложила в открытый доступ книгу по FPGA "FPGAs For Dummies". Для её скачивания н ... Читать дальше »

1735

синтез, synthesis

Что происходит во время синтеза?

Наткнулся на небольшую заметку о том, что происходит во время синтеза. Несколько слов для общего развития будут полезны каждому.
Опубликовано здесь.

1328

Timing Clouser, Intel video training

Достижение временных характеристик или Timing Closure

Компания Intel (FPGA) выложила сегодня видео тренинг по теме достижения желаемых временных характеристик и анализу общих проблем и рекомендаций для их достижения - Timing Clouser
Несмотря на то, что речь идёт о работе в среде Quartus II, рекомендации, которые даются в тренинге являются общими, и будут полезн ... Читать дальше »

1545

AI, lattice

Lattice sensAI

Никогда не думал, что вычислительные ядра для нейронной сети могут "ужиться" в low power приложениях. Сегодня случайно наткнулся на сайте Lattice на их вариант фреймворка для имплементации сверточных нейронных сетей. В целом ничего нового, организация фреймворка схожа с организацией других производителей. Пре ... Читать дальше »

1578

1-10 11-20 ... 671-680 681-690 691-700 701-710 711-720 721-725

Чуть больше преимуществ для наших патронов на boosty

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

Ведущий инженер-конструктор печатных плат

Инженер по верификации

Вакансия разработчик FPGA

Разработчик FPGA (ПЛИС) Senior

RTL designer

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

FPGA программист

FPGA разработчик

Продам FMC-loopback, PCIe-loopback

Инженер разработчик топологии СнК

Случайные статьи

Заметка о проблеме с контроллером памяти LPDDR2 Xilinx 7 Series MIS

01 Minized: Материалы и тренинги

Minized: ZynqHW : 05 : Лабораторная работа №2

Основы статического временного анализа. Часть 2.2: System Synchronous Output Delay Constraint.

FPGA начального уровня :: Часть 6 :: Размещение PUF

Что внутри ПЛИС или то, о чем не говорят в обучающих видео

Xilinx ZCU104 - еще один MPSoC кит доступен для РФ

Разработка процессорной системы на базе софт-процессора MicroBlaze в среде Xilinx Vivado IDE/HLx. Часть 1.

Демистификация сбросов: синхронные, асинхронные и другие соображения по проектированию... Часть 1

FPGA начального уровня :: Часть 4 :: Сборка процессорной системы на MicroBlaze

Статистика

Архив новостей из мира FPGA

Последние статьи нашего сообщества

Xilinx AXI Stream DMA

К формальной проверке

ZYNQ SW: EBAZ4205: часть 4 (Vivado 2023)

ZYNQ HW: EBAZ4205: часть 3 (Vivado 2023)

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

Формальная верификация с SymbiYosys

Сага о светодиодах. Часть 4.

Запуск симуляции IP-ядер фирмы GoWiN

QuickSilicon: платформа с задачами на разработку RTL

FPGA openSource tools

Календарь актуальных событий и мероприятий

Мероприятия (состоится )

Юбилейный Российский форум «Микроэлектроника 2024»: 10 лет развития и успеха!

Вебинар (состоится )

Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite

Мероприятия (состоится )

ПРЕДКОНФЕРЕНЦИИ РОССИЙСКОГО ФОРУМА МИКРОЭЛЕКТРОНИКА 2023

Вебинар (состоится )

GOWIN Semiconductor приглашает на вебинар по i3c .

Мероприятия (состоится )

Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС

Вебинар (состоится )

Двухдневный семинар "Использование приложений видения с KRIA" (день 2)

Вебинар (состоится )

Двухдневный семинар "Использование приложений видения с KRIA" (день 1)

Вебинар (состоится )

Начало работы с UVM

Вебинар (состоится )

Высокоуровневый синтез для исследования архитектуры аппаратного/программного обеспечения для инференса

Вебинар (состоится )

Путь в opensorce инструменты для FPGA

Объявления

Ведущий инженер-конструктор печатных плат

Инженер по верификации

Вакансия разработчик FPGA

Разработчик FPGA (ПЛИС) Senior

RTL designer

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

FPGA программист

FPGA разработчик

Продам FMC-loopback, PCIe-loopback

Инженер разработчик топологии СнК