Архив новостей из мира FPGA
FPGA начального уровня :: Часть 4 :: Сборка процессорной системы на MicroBlaze
Здравствуйте друзья. С вами проект FPGA-Systems.ru. Мы продолжаем курс лекций по проектированию на FPGA для разработчиков начального уровня. Сегодня, в 4-ой части нашего видеокурса, мы с Вами приступим с сборке процессорной системы на ... Читать дальше »
![](/images/3_0/news-card/view.png)
1452
Что нового в 2018.3 - встроенное программное обеспечение и инструменты
В презентации рассматриваются новые возможности и обновления встроенных программных средств и инфраструктуры для 2018.3. Затронутые темы включают усовершенствования PetaLinux, обновления для Linux и U-Boot и обновления для MicroBlaze.
...
Читать дальше »
![](/images/3_0/news-card/view.png)
1350
![](/images/3_0/news-card/comments.png)
0
Xilinx демонстрирует 58G GTM трансиверы
Демонстрация 100G Ethernet, запущенного на двух трансиверах GTM 58G в кристалле Virtex® UltraScale+™
![](/images/3_0/news-card/view.png)
1372
![](/images/3_0/news-card/comments.png)
0
Начало работы с bsp в OpenCl SDK
Intel FPGA опубликовало видео, в котором рассказывается как начать работу с пакетом поддержки BSP (board support package) для OpenCL, поставляемым вместе с Intel OpenCL SDK. Рассматривается структура каталогов BSP. Видео будет полезно тем, кто хочет создать свой собственный BSP или тем кто хочет разобраться ... Читать дальше »
![](/images/3_0/news-card/view.png)
1484
![](/images/3_0/news-card/comments.png)
0
Вебинар: Обзор IP-ядра Partial Reconfiguration Controller от Xilinx.
Компания МакроГрупп проводит вебинар 22 января в 10:00 и 23 января в 14:00 по использованию IP-ядрa от Xilinx – Partial Reconfiguration Controller.
План вебинара:
- Общее описание IP ядра «Partial Reconfiguration Controller»
- Производительность и занима
...
Читать дальше »
1349
0
- Производительность и занима
...
Читать дальше »
Aldec сокращает время на прототипирование ASIC
![](https://www.aldec.com/images/content/HES-DMV_01.14_.2019_PR_.png)
![](/images/3_0/news-card/view.png)
1279
![](/images/3_0/news-card/comments.png)
0
Бесплатная книга от Intel по FPGA
![](https://img03.en25.com/EloquaImages/clients/IntelCorporation/%7B6cff57e9-c7b0-414f-8812-aadb7b5bda9d%7D_mka-1225.jpg)
![](/images/3_0/news-card/view.png)
1735
![](/images/3_0/news-card/comments.png)
0
Что происходит во время синтеза?
Наткнулся на небольшую заметку о том, что происходит во время синтеза. Несколько слов для общего развития будут полезны каждому.
Опубликовано здесь.
![](/images/3_0/news-card/view.png)
1328
![](/images/3_0/news-card/comments.png)
0
Достижение временных характеристик или Timing Closure
Несмотря на то, что речь идёт о работе в среде Quartus II, рекомендации, которые даются в тренинге являются общими, и будут полезн ... Читать дальше »
![](/images/3_0/news-card/view.png)
1545
![](/images/3_0/news-card/comments.png)
0
Lattice sensAI
Никогда не думал, что вычислительные ядра для нейронной сети могут "ужиться" в low power приложениях. Сегодня случайно наткнулся на сайте Lattice на их вариант фреймворка для имплементации сверточных нейронных сетей. В целом ничего нового, организация фреймворка схожа с организацией других производителей. Пре ... Читать дальше »
![](/images/3_0/news-card/view.png)
1578
![](/images/3_0/news-card/comments.png)
0
Последние статьи нашего сообщества
![](/_pu/2/s53414728.jpg)
![](/_pu/1/s13297909.jpg)
![](/_pu/1/s64606436.jpg)
![](/_pu/1/s93300054.jpg)
Познавательное
Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA
Подробнее![](/_pu/1/27753667.png)
![](/_pu/1/s61992121.jpg)
Календарь актуальных событий и мероприятий
![](/_nw/8/s69453031.jpg)
Мероприятия (состоится )
Юбилейный Российский форум «Микроэлектроника 2024»: 10 лет развития и успеха!
Подробнее![](/_nw/8/34441813.png)
Вебинар (состоится )
Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite
Подробнее![](/_nw/8/s57157205.jpg)
![](/_nw/8/20109155.jpg)
![](/_nw/8/38457312.png)
Мероприятия (состоится )
Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС
Подробнее![](/_nw/7/12959766.jpg)
Вебинар (состоится )
Двухдневный семинар "Использование приложений видения с KRIA" (день 2)
Подробнее![](/_nw/7/82572085.jpg)
Вебинар (состоится )
Двухдневный семинар "Использование приложений видения с KRIA" (день 1)
Подробнее![](/_nw/7/08779844.jpg)
![](/_nw/7/s23579757.jpg)
Вебинар (состоится )
Высокоуровневый синтез для исследования архитектуры аппаратного/программного обеспечения для инференса
Подробнее![](/_nw/7/s53875682.jpg)
FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку
0