Выберите категорию
|
Вебинар
[158]
Вебинары по FPGA и языкам проектирования для ПЛИС
|
|
Заметка
[58]
Небольшие заметки по использованию технологии FPGA/ПЛИС
|
| Руководство [53] |
|
Мероприятия
[36]
Семинары, конференции, встречи
|
|
Анонсы
[19]
Свежие новости и релизы из мира FPGA
|
|
Новинки
[63]
Новые изделия на базе FPGA
|
| Стрим [5] |
Объявления
Случайные статьи
Есть мнение
InnovateFPGA: как конъюнктура и следование ложным трендам угробили один из лучших конкурсов по разработке на ПЛИС
Подробнее
High Level Synthesis
Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS Часть 2
Подробнее
Статистика
Архив новостей из мира FPGA
Что нового в 2018.3 - встроенное программное обеспечение и инструменты
В презентации рассматриваются новые возможности и обновления встроенных программных средств и инфраструктуры для 2018.3. Затронутые темы включают усовершенствования PetaLinux, обновления для Linux и U-Boot и обновления для MicroBlaze.
...
Читать дальше »
1247
Xilinx демонстрирует 58G GTM трансиверы
Демонстрация 100G Ethernet, запущенного на двух трансиверах GTM 58G в кристалле Virtex® UltraScale+™
1263
0
Начало работы с bsp в OpenCl SDK
Intel FPGA опубликовало видео, в котором рассказывается как начать работу с пакетом поддержки BSP (board support package) для OpenCL, поставляемым вместе с Intel OpenCL SDK. Рассматривается структура каталогов BSP. Видео будет полезно тем, кто хочет создать свой собственный BSP или тем кто хочет разобраться ... Читать дальше »
1342
0
Вебинар: Обзор IP-ядра Partial Reconfiguration Controller от Xilinx.
Компания МакроГрупп проводит вебинар 22 января в 10:00 и 23 января в 14:00 по использованию IP-ядрa от Xilinx – Partial Reconfiguration Controller.
План вебинара:
- Общее описание IP ядра «Partial Reconfiguration Controller»
- Производительность и занима
...
Читать дальше »
1238
0
- Производительность и занима
...
Читать дальше »
Aldec сокращает время на прототипирование ASIC
1186
0
Бесплатная книга от Intel по FPGA
1632
0
Что происходит во время синтеза?
Наткнулся на небольшую заметку о том, что происходит во время синтеза. Несколько слов для общего развития будут полезны каждому.
Опубликовано здесь.
1254
0
Достижение временных характеристик или Timing Closure
Несмотря на то, что речь идёт о работе в среде Quartus II, рекомендации, которые даются в тренинге являются общими, и будут полезн ... Читать дальше »
1431
0
Lattice sensAI
Никогда не думал, что вычислительные ядра для нейронной сети могут "ужиться" в low power приложениях. Сегодня случайно наткнулся на сайте Lattice на их вариант фреймворка для имплементации сверточных нейронных сетей. В целом ничего нового, организация фреймворка схожа с организацией других производителей. Пре ... Читать дальше »
1484
0
Последние статьи нашего сообщества
Познавательное
Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA
Подробнее
Календарь актуальных событий и мероприятий
Вебинар (состоится )
Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite
Подробнее
Мероприятия (состоится )
Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС
Подробнее
Вебинар (состоится )
Двухдневный семинар "Использование приложений видения с KRIA" (день 2)
Подробнее
Вебинар (состоится )
Двухдневный семинар "Использование приложений видения с KRIA" (день 1)
Подробнее
Вебинар (состоится )
Высокоуровневый синтез для исследования архитектуры аппаратного/программного обеспечения для инференса
Подробнее
FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку
0