Выберите категорию
| Вебинар [161] |
| Заметка [59] |
| Руководство [53] |
| Мероприятия [39] |
| Анонсы [20] |
| Новинки [63] |
| Стрим [5] |
Объявления
Случайные статьи
High Level Synthesis
Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS. Часть 1
Подробнее
Познавательное
Асинхронный и синхронный сброс: Методы проектирования - часть вторая (раздел 5)
Подробнее
Есть мнение
InnovateFPGA: как конъюнктура и следование ложным трендам угробили один из лучших конкурсов по разработке на ПЛИС
Подробнее
Статистика
Архив новостей из мира FPGA
Новая статья: Минимизация булевых функций на многомерных кубиках
Пользователь v_vikulin добавил новую статью:
Данная статья имеет, в основном, историческое значение. Мне хотелось бы вспомнить и описать красивый метод булевой оптимизации, которому нас учили в ЛЭТИ в 80х годах прошлого века. В наше время, в связи с широ
...
Читать дальше »
1544
Новое видео: FPGA начального уровня :: Часть 5.1 :: Подключение портов к ножкам ПЛИС и размещение проекта на кристалле
Здравствуйте друзья. С вами проект http://fpga-systems.ru. Мы продол ... Читать дальше »
1394
0
Вебинар: Как развернуть Cortex-M на FPGA Xilinx
Некоторое время назад, компания Xilinx анонсировала поддержку микроконтроллеров серии Corte-Mx в своих критсаллах FPGA.
"Н
...
Читать дальше »
2040
0
Xilinx Day Russia: тематический семинар о продукции Xilinx в области машинного обучения/искусственного интеллекта
Уважаемые коллеги!
Компания Avnet, при поддержке КТЦ «Инлайн Груп», Макро Групп, приглашает вас на тематический семинар о продукции Xilinx в области машинного обучения/искусственного интеллекта. На нем вы узнаете о новинках Xilinx, решениях в области реализации искусственного интеллекта на FPGA, а также увидите, как шаг за шагом интегрировать собственную нейронную сеть на платформу Xilinx.
Специальные гости мероприятия: Peter Racko – региональный менеджер Xilinx, Daniele Bagni – специалист DSP и Machine Learning.
I. Программа семинара:
10.00 - 11.00 Обзор новых технологий Xilinx
...
Читать дальше »
2125
0
VHDL Coding for FPGAs
1624
0
Работа с PS DMA в Zynq MPSoC
В рамках блога MicroZed Chronicles опубликованно новое руководство по работе с Zynq MPSoC: PS DMA in the Zynq MPSoC.
...
Читать дальше »
2006
0
Руководство по AI Edge от Xilinx: DNNDK, Caffe, CNN
1867
0
Как правильно выходить из Reset в больших FPGA
Несколько советов о правильном построении цепей сброса в больших проектах на больших FPGA на примере Arria 10
...
Читать дальше »
1891
0
Как защитить RTL код от взлома по стандарту IEEE 1735 в Intel® Quartus® Prime Pro
После Intel'ификации количество отличных видео от синего альянса по FPGA возросло, что не может не радовать всех нас.
1570
0
0