Архив новостей из мира FPGA

Новостной дайджест событий проекта: Август 2019

Здравствуйте, друзья. С Вами проект www.FPGA-Systems.ru.

Мы решили держать Вас в курсе происходящих изменений проекта, появления новых новостей, статей, руководств и видеоуроков. Надеемся, что из нижеперечисленного Вы найдёте для себя много интересного.

Месяц август выдался крайне продуктивным, обязательно посмотрите все новые новости, статьи и видеоуроки.

 VK   YouTube      Telegram: @Powered_by_KeisN13

Обращение к читателю: У вас может сложиться ложное впечатление, что проект посвящен только проектированию на Xilinx в виду того, что большинство опубликованных материалов посвящены Vivado, MicroBlaze и HLS. На самом деле наш проект не специализируется на конкретном производителе FPGA. Мы придерживаемся принципа «Вендерного равенства» и всегда готовы опубликовать (и будем этому только рады) руководства, новости и видеоуроки по работе с ПО, кристаллами и системами других производителей FPGA: Intel/Altera, Lattice, Achronix и т.д. Поэтому, если у Вас есть желание научить/рассказать о проектировании на FPGA других производителей: милости просим. Ваши наработки и идеи можно прислать на наш почтовый ящик fpga-systems@yandex.ru или написать нам в соцсетях.

Скачать дайджест в формате PDF

Изменения на проекте FPGA-Systems.ru

... Читать дальше »

515

0

Achronix завершила тестирование блоков для последовательной передачи данных до 112 Гбит/с

Компания Achronix завершила тестирование и сейчас демонстрирует 112 Гбит/с трансиверы, которые будут использоваться в устройствах FPGA нового поколения. Блоки SerDes с пропускной способностью 112 Гбит/с, изготовленные на базе 7-нанометровой производственной технологии TSMC FinFET, обеспечивают поддержку широкого спектр ... Читать дальше »

325

0

Последние статьи нашего сообщества

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее

High Level Synthesis

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Подробнее

High Level Synthesis

Сможет ли HLS код побить HDL по производительности?

Подробнее

Vunit

Проведение тестирования проекта с помощью VUnit

Подробнее

Познавательное

Разработка на FPGA – Хорошая, плохая и отторгающая

Подробнее

Microblaze

Создание многопроцессорной системы в Vitis: Zynq + MicroBlaze

Подробнее

Обзор

Китай, GOWIN, АО "Восток", ПЛИС - лучше меньше, да лучше!

Подробнее

Среды разработки

Создание пользовательского IP-ядра в Qsys/Platform Designer

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится 28.10.2020)

Написание структурированных тестбенчей на VHDL

Подробнее

Вебинар (состоится 17-19.11.2020)

Виртуальная конференция 'Функциональная безопасность'

Подробнее

Вебинар (состоится )

Вебинар: презентация HLS решений для ASIC/FPGA от компании Silexica

Подробнее

Вебинар (состоится 20.10.2020)

Вебинар: продукция компании GoWin

Подробнее

Вебинар (состоится )

Вебинар: Констрейнты и рекомендации по проектированию для FPGA от Synopsys

Подробнее

Вебинар (состоится )

Верификация IP-ядра PCIe в FPGA-симуляторе Riviera-PRO

Подробнее

Вебинар (состоится )

Вебинар: Введение в решения по машинному обучению от Gowin

Подробнее

Вебинар (состоится )

Вебинар: Построение систем видеообработки на ПЛИС Intel

Подробнее

Вебинар (состоится )

Онлайн конференция: CadenceCONNECT

Подробнее

Вебинар (состоится )

Вебинар: Презентация инструментов для верификации процессорных ядер на базе RISC-V

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку