Архив новостей из мира FPGA

Концепт проекта "Pentagon"

Наш проект FPGA-Systems.ru потихоньку развивается и обрастает новыми участниками. Не так давно мы приняли решение попробовать разработать свой собственный универсальный отладочный комплект для начинающих разработчиков, студентов и энтузиастов, содержащий ПЛИС/FPGA, причем не важно какого производителя Вы предпочитаете. ... Читать дальше »

324

0

Новое руководство и видео: Интерфейсы :: SPI :: Часть 1:: Общие сведения

Реализуем интерфейс SPI на ПЛИС. В первом, обзорном видео мы рассмотрим кратко общие сведения об интерфейсе SPI и спланируем будущий проект.

Читать и смотреть здесь
&nb ... Читать дальше »

324

0

Xilinx VITIS - Единая программная платформа

На прошедшем 2 октября Xilinx Developer Forum 2019 было объявлено о релизе новой единой платформы для разработки, получившей название VITIS
VITIS объединяет в себе огромное количество возможностей по рабо ... Читать дальше »

614

0

MicroZed Chronicles: Подробнее о PYNQ IOP

Адам Тейлор опубликовал новое руководство по работе с PYNQ Z2.
Одним из наиболее интересных аспектов платформы PYNQ является способность быстро и легко взаимодействовать с новыми датчиками, исполнительными механизмами и устройствами.
В этой ... Читать дальше »

389

0

EXOSTIV LABS IP - 8ГБ'айтный SignalTap

Всем нам хорошо известен принцип работы SignalTap и ILA: Мы выделяем некоторое количество ресурсов используемой ПЛИС и записываем в них некоторое количество интересующих нас данных и затем выгружаем по JTAG для просмотра. Как правило, длительность записываемых данных не превышает полторы сотни тысяч отсчётов, что часте ... Читать дальше »

628

0

Последние статьи нашего сообщества

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее

High Level Synthesis

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Подробнее

High Level Synthesis

Сможет ли HLS код побить HDL по производительности?

Подробнее

Vunit

Проведение тестирования проекта с помощью VUnit

Подробнее

Познавательное

Разработка на FPGA – Хорошая, плохая и отторгающая

Подробнее

Microblaze

Создание многопроцессорной системы в Vitis: Zynq + MicroBlaze

Подробнее

Обзор

Китай, GOWIN, АО "Восток", ПЛИС - лучше меньше, да лучше!

Подробнее

Среды разработки

Создание пользовательского IP-ядра в Qsys/Platform Designer

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится 28.10.2020)

Написание структурированных тестбенчей на VHDL

Подробнее

Вебинар (состоится 17-19.11.2020)

Виртуальная конференция 'Функциональная безопасность'

Подробнее

Вебинар (состоится )

Вебинар: презентация HLS решений для ASIC/FPGA от компании Silexica

Подробнее

Вебинар (состоится 20.10.2020)

Вебинар: продукция компании GoWin

Подробнее

Вебинар (состоится )

Вебинар: Констрейнты и рекомендации по проектированию для FPGA от Synopsys

Подробнее

Вебинар (состоится )

Верификация IP-ядра PCIe в FPGA-симуляторе Riviera-PRO

Подробнее

Вебинар (состоится )

Вебинар: Введение в решения по машинному обучению от Gowin

Подробнее

Вебинар (состоится )

Вебинар: Построение систем видеообработки на ПЛИС Intel

Подробнее

Вебинар (состоится )

Онлайн конференция: CadenceCONNECT

Подробнее

Вебинар (состоится )

Вебинар: Презентация инструментов для верификации процессорных ядер на базе RISC-V

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку