Разделы сайта

Новости Статьи Доска объявлений

Телеграм чат Live

Выберите категорию

Вебинар [158]

Вебинары по FPGA и языкам проектирования для ПЛИС

Заметка [58]

Небольшие заметки по использованию технологии FPGA/ПЛИС

Руководство [53]

Мероприятия [36]

Семинары, конференции, встречи

Анонсы [19]

Свежие новости и релизы из мира FPGA

Новинки [63]

Новые изделия на базе FPGA

Стрим [5]

Объявления

Случайные статьи

Vivado tcl Xilinx конференция вебинар dsp вакансия работа москва AI lattice intel systemverilog microblaze PUF Intel FPGA CNN VHDL семинар FPGA Questa Simulink Synopsys zynq-7000 zynqhw Versal cdc MIPI sp701 verilog Altera обучение hls Zynq Minized тренинг ACAP arty воркшоп netlist ПЛИС Verification hdl zcu104 pynq efpga Ethernet agilex Achronix Alveo отладочные платы spartan-7 adam taylor aldec sta static timing analysis временянки статический временной анализ vitis spi #RTL ultra96 microchip polarfire gowin ии ML #Verilog silexica asic profpga microsemi risc-v Arm uvm Vitis AI Python нейронные сети #syntacore #RISC-V microzed MATLAB efinix Linux oneapi Ultrascale верификация Отладка машинное обучение soc Начинающим СТРИМ RTL #ASIC Git altera fpga цос Clock News Daily

Статистика

Онлайн всего: 1

Гостей: 1

Пользователей: 0

Архив новостей из мира FPGA

uvm, systemverilog, Verification, verilog

Universal Verification Methodology (UVM)

Вебинар: Руководство по программированию UVM: советы и хитрости о которых вы могли и не догадываться

Краткий обзор

Ведущий вебинара, Крис Спир, представляет руководство по работе с UVM (универсальной методологии верификации). Он даст рекомендации по разработке тестовых транзакций и классов компонентов, которые будут просты в отладке и повторно применяемы. Отдельно будут рассмотрены правила ... Читать дальше »

1178

RFSoC, zcu216, 5g, Xilinx

Новинка: Xilinx Zynq UltraScale+ RFSoC ZCU216 - АРМ+ПЛИС+АЦП+ЦАП - все в одном кристалле!

Компания Xilinx анонсировала выход нового отладочного комплекта ... Читать дальше »

1880

0

ultra96, Zynq, машинное обучение, вебинар, Искусственный Интеллект, neural networks, нейронные сети, Xilinx, ии, machine learning, FPGA, pynq

Вебинар: Использование Python Overlay для экспериментов с нейронными сетями на ПЛИС

На портале element14 появилась новость о проведении вебинара. посвященного использованию специальных "накладок" для проекта pynq (pynq overlays) для работы с нейронными сетями на отладочном комплекте Ultra96-v2.

Проект PYNQ - P ... Читать дальше »

1088

0

hls, Xilinx, Alveo, FPGA

Заметка: FPGA уходит в софт или как изменился маршрут проектирования для ПЛИС

В LinkedIn появилась небольшая заметка от одного из ведущих руководителей направления высокоуровнего синтеза в компании Xilinx - Frederic Rivoallon, рассказывающая нам о "мягкой" стороне проектирования на FPGA.

Маршрут проектирования для FPGA уже не будет прежним. Сейчас всё больше и большее вниман ... Читать дальше »

1086

0

Чуть больше преимуществ для наших патронов на boosty

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

RTL designer

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Продам платы от QMTech с Альтерой CycloneIV и CycloneV

FPGA программист

FPGA разработчик

Продам FMC-loopback, PCIe-loopback

Инженер разработчик топологии СнК

Инженер верификатор

разработчик ASIC

ПЛИС (FPGA) Верификатор

Случайные статьи

Реализация базовых компонентов ЦОС : Комплексный умножитель

Асинхронный и синхронный сброс: Методы проектирования - часть вторая (раздел 5)

Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS. Часть 1

NaN boxing

Правила для первого журнала, полностью посвященного проектированию на FPGA

UVM общие сведения и организация методологии

Распутываем виртуальные методы в SystemVerilog

ZYNQ SW: EBAZ4205: часть 2 (Vivado 2020)

FPGA openSource tools

Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS Часть 2

Статистика

Архив новостей из мира FPGA

Последние статьи нашего сообщества

К формальной проверке

ZYNQ SW: EBAZ4205: часть 4 (Vivado 2023)

ZYNQ HW: EBAZ4205: часть 3 (Vivado 2023)

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

Формальная верификация с SymbiYosys

Сага о светодиодах. Часть 4.

Запуск симуляции IP-ядер фирмы GoWiN

QuickSilicon: платформа с задачами на разработку RTL

FPGA openSource tools

Отслеживаем успехи верификации в Obsidian

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite

Мероприятия (состоится )

ПРЕДКОНФЕРЕНЦИИ РОССИЙСКОГО ФОРУМА МИКРОЭЛЕКТРОНИКА 2023

Вебинар (состоится )

GOWIN Semiconductor приглашает на вебинар по i3c .

Мероприятия (состоится )

Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС

Вебинар (состоится )

Двухдневный семинар "Использование приложений видения с KRIA" (день 2)

Вебинар (состоится )

Двухдневный семинар "Использование приложений видения с KRIA" (день 1)

Вебинар (состоится )

Начало работы с UVM

Вебинар (состоится )

Высокоуровневый синтез для исследования архитектуры аппаратного/программного обеспечения для инференса

Вебинар (состоится )

Путь в opensorce инструменты для FPGA

Вебинар (состоится )

Вебинар Understanding Versal

Объявления

RTL designer

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Продам платы от QMTech с Альтерой CycloneIV и CycloneV

FPGA программист

FPGA разработчик

Продам FMC-loopback, PCIe-loopback

Инженер разработчик топологии СнК

Инженер верификатор

разработчик ASIC

ПЛИС (FPGA) Верификатор