Разделы сайта

Новости Статьи Доска объявлений

Телеграм чат Live

Выберите категорию

Вебинар [89]

Вебинары по FPGA и языкам проектирования для ПЛИС

Заметка [33]

Небольшие заметки по использованию технологии FPGA/ПЛИС

Руководство [46]

Мероприятия [6]

Семинары, конференции, встречи

Анонсы [3]

Свежие новости и релизы из мира FPGA

Новинки [4]

Новые изделия на базе FPGA

Объявления

Случайные статьи

aldec Webinar Xilinx tcl SDK вебинар cdc ip integrator Vivado microblaze конференция AI lattice fpga начального уровня intel systemverilog PUF Intel FPGA Quartus CNN DMA VHDL семинар FPGA deep learning GPU Cortex Simulink Synopsys zynq-7000 zynqhw Versal sigasi MIPI sp701 verilog hls Zynq Minized тренинг ACAP arty воркшоп design checkpoint Eco netlist ПЛИС Verification hdl zcu104 fsb Pentagon mcp3201 pynq efpga OpenCV Ethernet agilex Achronix hbm Alveo отладочные платы spartan-7 adam taylor do-254 exostiv vitis spi microchip polarfire gowin mpsoc ии ML tysom silexica fpga-systems profpga maxfield pcie risc-v antmicro Arm uvm Vitis AI crosslink-nx нейронные сети microzed MATLAB efinix trion Linux petalinux oneapi Ultrascale mentor верификация СТРИМ plc2 quicklogic

Статистика

Онлайн всего: 7

Гостей: 6

Пользователей: 1

Архив новостей из мира FPGA

FPGA, hls, СТРИМ

Стрим: 25 апреля в 20:00

И снова здравствуйте. Стримы по ПЛИС набирают обороты. 25-апреля-2020 в 20:00 на канале twitch.tv/fpgasystems мы продолжим изучать высокоуровневый синтез. Если ты программируешь на С/С++ и ни чего не понимаешь в FPGA - тогда тебе к нам на стрим ... Читать дальше »

355

0

Последние статьи нашего сообщества

Познавательное

FPGA или микроконтроллер: что же выбрать?

Подробнее

Познавательное

Обзор научных работ, связанных с FPGA

Подробнее

Аналитика и обзоры

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Подробнее

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее

High Level Synthesis

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Подробнее

High Level Synthesis

Сможет ли HLS код побить HDL по производительности?

Подробнее

Vunit

Проведение тестирования проекта с помощью VUnit

Подробнее

Познавательное

Разработка на FPGA – Хорошая, плохая и отторгающая

Подробнее

Microblaze

Создание многопроцессорной системы в Vitis: Zynq + MicroBlaze

Подробнее

Все статьи

Календарь актуальных событий и мероприятий

Мероприятия (состоится 20-01-2021)

Intel FPGA Technology Day EMEA

Подробнее

Мероприятия (состоится )

QuickSilicon зимний хакатон

Подробнее

Вебинар (состоится 14-01-2021)

Microchip PolarFire® SoC FPGA - часть 4

Подробнее

Вебинар (состоится 22.01.2021)

Модельное проектирование ПЛИС и ASIC в контексте функциональной безопасности

Подробнее

Мероприятия (состоится 25.01-19.02 2021)

Школа FPGA/SoC для применения в атомной промышленности и связанной с ней приборостроении

Подробнее

Мероприятия (состоится )

Доступны материалы конференции Synopsys Verification Day 2020

Подробнее

Вебинар (состоится )

Глубокое обучение на FPGA

Подробнее

Вебинар (состоится )

Вебинар: Верификация с использованием OSVVM

Подробнее

Вебинар (состоится )

«Временные ограничения и анализ в Vivado» – совместный вебинар Макро Групп и PLC2, авторизованного тренинг-партнёра Xilinx

Подробнее

Вебинар (состоится 10.12.2020)

Ускорения отладки RTL для ПЛИС

Подробнее

Все предстоящие события