Архив новостей из мира FPGA
Вебинар PLC2: Машинное зрение в реальном времени с низким потреблением и системы с искусственным интеллектом
FPGA - почему архитектура имеет значение?
Вы – инженер, занимающийся вопросами машинного зрения, или разработчик систем с искусственным интеллектом? Наверняка вы хотите знать, почему полезно использовать ПЛИС или СнК от Xilinx для решения ваших задач. ... Читать дальше »
1305
Вышел видео обзор: "Библия программиста VHDL"
Видео по библии программирования для программистов на VHDL. Рассматриваются самые необходимые книги для знакомства с основами VHDL, а также с моделированием и верификацией цифровых систем описываемых языком описания аппаратуры VHDL. ... Читать дальше »
1357
1
Отладочные платы Versal VMK180 и VCK190 от Xilinx доступны в России
Компания Xilinx выпустила две серийные отладочные платы на платформе Versal – VMK180 и VCK190 (до этого были доступны только платы на инженерных образцах). По всем характеристикам, кроме характеристик чипа Versal, платы идентичны.
... Читать дальше »
709
0
Функциональная верификация пересечения тактовых доменов (CDC)
ALINT-PRO предоставляет мощные средства для статического анализа и валидации пересечений тактовых доменов(CDC). Он извлекает и проверяет тактовые деревья и тактовые домены, применяя топологические методы сопоставления шаблонов для проверки правильности проектных структур на границах тактовых доменов. Однако статичес ... Читать дальше »
1294
0
Отладочный модуль SmartLynq+ для Versal ACAP от Xilinx
Компания Xilinx добавила продукт в свой портфель модулей программирования, отладки и трассировки модуль SmartLynq+. Это высокоскоростной модуль отладки и трассировки, в первую очередь ориентированный на проекты, использующие платформу Versal, который значительно улучшает процесс конфигурации и скорость трассировки. ... Читать дальше »
1194
0
SWA (single wire aggregation) - изумительный, волшебный и потрясающий
Многие современные аппаратные комплексы содержат несколько печатных плат. Зачастую возникает задача передавать данные с одной платы на другую. Как правило такие "межплатные" сигналы являются относительно низкоскоростной передачей данных через контакты ввода-вывода (GPIO) или последовательные интерфейсы, к ... Читать дальше »
1308
0
Xilinx - Инфолист #01-2021
Уважаемые коллеги!
Сегодня очень просто "утонуть" в море доступной информации и, как правило, она распределена по множеству различных источников, что не всегда позволяет быстро найти необходимый контент. Мы сделали для вас выжимку в виде информационного листа, который содержит в се ... Читать дальше »
1500
0
Воркшоп Libero SoC Flash-FPGA
Многие приложения имеют ограниченный бюджет мощности, либо потому, что изделие имеет батарейное питание, либо из-за проблем с рассеванием мощности при малом формфакторе изделия. Например, многие промышленные камеры выпускаются в корпусах размером 29 х 29 мм. При этом в изделиях может быть много вещей, которые греютс ... Читать дальше »
960
0
Xilinx FPGA Playground
Хотите изучать ПЛИС, но не знаете, с чего начать? Для вас есть хорошая новость! Xilinx, в партнерстве с Crowd Supply и Digilent раздают двадцать отладок Digilent Basys 3 на FPGA Xilinx Artix-7, книгу WTFPGA, чтобы вы начали работу, и доступ к онлайн-семинару с профессиональными инструктор ... Читать дальше »
1481
0
Руководство по преобразованию кернела HLS 300 MHz на RTL 500 MHz для Vivado 2020.2
На конференции FPGA-Systems 2020 был представлен доклад "Особенности реализации RTL и Vivado HLS kernel для ускорителей ALVEO" в котором был представлен учебный пример собранный с использованием Vitis 2 ... Читать дальше »
1800
0
0