Архив новостей из мира FPGA
Вебинар: все что нужно знать о массивах в SystemVerilog
Компания Doulos в партнерстве с компанией Synopsys приглашает 10 февраля к участию в вебинаре под названием "Everything You Need to Know about SystemVerilog Arrays". Примеры кода можно будет собственноручно попробовать запустить в Synopsys VCS, а такж ... Читать дальше »
1114
Разработка процессора на базе архитектуры RISC-V
В данной заметке вы найдете описание, что же такое RISC-V, почему на сегодняшний день эта такая актуальная и важная тема в сообществе разработчиков микропроцессорных систем.
В заметке представлены пояснения к базовым специф ... Читать дальше »
1076
0
RVfpga - курс по архитектуре микропроцессорных систем
Imagination к 2020-му году подготовила переосмысление курса MIPSfpga. Теперь сердцем курса станет Western Digital’s SweRV EH1 Core. ... Читать дальше »
1520
0
QuickSilicon приглашает к участию в хакатоне
Компания QuickSilicon вновь приглашает всех желающих к участию в хакатоне. Платформа QuickSilicon продолжает активно развиваться, наращивая функционал для проведения соревнований и собеседований с использованием HDL, на текущий момент уже поддерживаются такие языки как Verilog, SystemVerilog и VHDL. ... Читать дальше »
1054
0
FPGA Воркшоп
ECE Department IIIT Delhi проводит двухдневный онлайн воркшоп для всех желающих. Сначала пройдет введение в программу MTech ECE, предлагаемую на IIITD, а затем практический семинар по ПЛИС с использованием программного обеспечения Xilinx Vivado™ WebPack Edition.
Дата воркшопа : 20 ... Читать дальше »
2553
0
Три вебинара по Intel Agilex FPGA
Серия бесплатных вебинаров от Intel, состоящая из трех частей, познакомит вас с новыми 10-нм ПЛИС Intel® Agilex™ и поможет выбрать подходящее устройство в семействе. ... Читать дальше »
1121
0
RV64X: бесплатный GPU RISC-V с открытым исходным кодом
Группа энтузиастов разработала графический процессор (GPU) RV64X на базе RISC-V. В рамках разработки предложен новый набор векторных инструкций, которые заточены под задачи 3Д графики. Данный GPU может быть реализован на FPGA и ASIC.
Дизайн разрабатывается с учетом возможности масштабирования:
... Читать дальше »
2579
0
Релиз GHDL 1.0.0
После почти 20 лет разработки GHDL (симулятор FOSS VHDL, а теперь еще и синтезатор) достиг версии релиза 1.0.0. GHDL - это анализатор с открытым исходным кодом, компилятор, симулятор и (экспериментальный) синтезатор для VHDL. ... Читать дальше »
2671
0
Новостной дайджест событий проекта: Январь 2021
ПЛИСкульт привет, FPGA комьюнити.
Мы продолжаем держать вас в курсе последних событий из мира программируемой логики и решили немного пересмотреть формат дайджеста. Мы добавили категории, чтобы было проще искать информацию. В этот выпуск мы добавили: вебинары, анонсы, статьи, стримы, в ... Читать дальше »
1497
0
Поднимаем OpenCL
В блоге Адама Тейлора похоже появляется новая ветка статей, которая будет связана с написанием OpenCL кода под различные целевые платформы. В частности, в первой статье Адам поднимает простой проект на OpenCL для ускорителя Alveo U50. ... Читать дальше »
1480
3
0