Архив новостей из мира FPGA

« 1 2 ... 46 47 48

Практический семинар Xilinx: Основы работы с системой на кристалле Zynq-7000S

Уважаемые коллеги!

Компания Avnet Silica, при поддержке КТЦ «Инлайн Груп», Макро Групп, приглашает вас на бесплатный   ... Читать дальше »

1461

0

Вебинар: Введение в OpenCL и SDAccel

Вебинар "Введение в OpenCL и SDAccel"

   Компания КТЦ "Инлайн Груп" -  ... Читать дальше »

1775

0

Новая версия Xilin Vivado 2017.4

Доступна для скачивания новая версия Vivado® Design Suite 2017.4.

Что нового?

I. Model Composer

В ... Читать дальше »

2145

0

Вебинар: Проверка CDC для IP-ядер с OpenCores от компании ALDEC

     OpenCores - это всем знакомое HW сообщество, на котором выкладываются проекты с открытым исходным кодом. Многие аппаратные (HW) разработчики адаптируют и используют OpenCores в своих проектах и поэтому необходимо, чтобы используемые IP про ... Читать дальше »

1012

0

Новая отладка Xilinx VCU1525 на Virtex UltaScale+

Новый отладочный комплект Xilinx Virtex UltraScale+ FPGA VCU1525 

... Читать дальше »

2886

0

Запись вебинара "Методология проектирования Xilinx UltraFast"

Запись вебинара "Методология проектирования Xilinx UltraFast"

   Компания КТЦ "Инлайн Груп" - Официальный дистрибью ... Читать дальше »

1077

0

Инфо

Зачем мы решили сделать ресурс?


... Читать дальше »

2062

1

1-10 11-20 ... 451-460 461-470 471-478

Последние статьи нашего сообщества

Xilinx FPGA

ZYNQ HW: EBAZ4205: часть 2

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: Часть 1

Подробнее

SystemVerilog

UVM тест таблицы sin/cos

Подробнее

Познавательное

FPGA или микроконтроллер: что же выбрать?

Подробнее

Познавательное

Обзор научных работ, связанных с FPGA

Подробнее

Аналитика и обзоры

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Подробнее

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее

High Level Synthesis

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Подробнее

High Level Synthesis

Сможет ли HLS код побить HDL по производительности?

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится 25-02-2021)

Быстрый старт с симулятором ПЛИС Riviera-PRO. Часть 1 - Ввод проекта и моделирование

Подробнее

Вебинар (состоится 24-02-2021)

Вебинар PLC2: Машинное зрение в реальном времени с низким потреблением и системы с искусственным интеллектом

Подробнее

Вебинар (состоится 17-02-2021)

Воркшоп Libero SoC Flash-FPGA

Подробнее

Вебинар (состоится )

Вебинар: все что нужно знать о массивах в SystemVerilog

Подробнее

Вебинар (состоится on-demand)

Три вебинара по Intel Agilex FPGA

Подробнее

Вебинар (состоится 03-02-2021)

Повышение производительности систем на базе FPGA за счёт оптимизации архитектуры памяти

Подробнее

Вебинар (состоится 29-01-2021)

Xilinx Versal ACAP - от ПЛИС к платформе

Подробнее

Мероприятия (состоится 20-01-2021)

Intel FPGA Technology Day EMEA

Подробнее

Мероприятия (состоится )

QuickSilicon зимний хакатон

Подробнее

Вебинар (состоится 14-01-2021)

Microchip PolarFire® SoC FPGA - часть 4

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку